[VHDL编程] spislave_latest.tar

说明：SPI接口的verilog代码，本代码是从机代码。-SPI interface verilog code, the code is slave machine code.
<王远> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Verilog-Serial-communication

说明：Verilog在DE2实现串口通信，通过上位机给DE2发送数据，并反馈给上位机-Verilog serial communication in the DE2 DE2 send data through the host computer, and feedback to the host computer
<Mr.wang> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Lamp-from-left-to-right

说明：接在P0口的8个LED从左到右循环依次点亮，产生走马灯效果-Then were lit in P0 port 8 LED from left to right cycle, resulting in a revolving door effect
<李先森> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] ep1c6_3_keyled

说明：关于FPGA的基础学习，按键控制模块，欢迎大家下载。-FPGA-based learning, the key control module, welcome to download.
<川虎> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] voter

说明：少数服从多数表决器，Verilog HDL语言描述，包含文件说明和波形截图-Majority voter, Verilog HDL language descr iption, contains the file descr iption and waveform capture
<孙璐> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] WITH_SDRAM_DAQ

说明：pci控制器中的管脚分配部分，完成pin分配-pci controller pin assignment section, complete pin assignment
<mu> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] DDS

说明：DDS信号源实现源码，实现正弦波、方波、三角波等，频率、相位可调。-DDS signal source to achieve source
<张继森> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] FPGA-pin-assignment

说明：FPGA管脚分配需要考虑的因素，经验之谈，有很强实用价值-it is about The FPGA pin assignment
<orca> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Systemverilog

说明：这个为systemverilog 的一个牛人的总结，是初学者必备的，很适合初学者运用的。-This is systemverilog a summary of cattle is essential for beginners, it is suitable for beginners to use.
<xiezhuneng> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] socket_apps

说明：socket编程例程，在xilinx的sdk环境下实现，简单易懂，可作为设计参考-socket programming routines to achieve in the xilinx sdk environment, easy to understand, can be used as a reference design
<chan> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] cordic_0_2pi

说明：这个是CORDIC算法 是16位的 Q14格式，运算范围为0~2pi，已经在quartus得到验证。-This is the CORDIC algorithm is a 16-bit Q14 format operation range is 0 ~ 2pi, has been verified in quartus.
<李智> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] CLZ32

说明：针对32位MIPS微处理器中CLZ指令（对单个字高位连零进行计数）的实现电路，使用了类似于超前进位的逻辑结构。包含测试文档，以及Design Compile所用的环境和脚本。-The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The n
<Yuxing Li> 在 2025-06-09 上传 | 大小：34kb | 下载：0