[VHDL编程] Mux32to1

说明：mux 32 to 1 verilog code. It may be good for you !
<viet> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] Adder32Bit

说明：Adder 32 bit in MIPS microprocessor.
<viet> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-dianziqin

说明：FPGA电子琴的源代码的描述，非常的好，同学们如果需要请下载-Descr iption of the FPGA source code of the keyboard is very good, students need to download the
<谢培> 在 2025-06-22 上传 | 大小：6kb | 下载：0

[VHDL编程] UART_TX

说明：UART收发，verilog语言，测试成功-UART transceiver, verilog language, the test is successful
<瑶云城> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] NIOS_develop_source_code

说明：基于NIOSII核的多种功能性开发源代码，对于学习NIOSII之上的编程有很大的参考和学习价值-Developer source code for a variety of functions based on NIOSII nuclear, great reference and learning the value of programming learning NIOSII top
<yangxin> 在 2025-06-22 上传 | 大小：128kb | 下载：0

[VHDL编程] DATA_SEND1

说明：基于w5300的以太网数据传输的vhdl程序-Ethernet data transmission based on w5300 VHDL program
<可新迪> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] RISC_CPU

说明：1. RISC工作每执行一条指令需要八个时钟周期。RISC的复位和启动通过rst控制，rst高电平有效。Rst为低时，第一个fetch到达时CPU开始工作从Rom的000处开始读取指令，前三个周期用于读指令。 在对总线进行读取操作时，第3.5个周期处，存储器或端口地址就输出到地址总线上，第4--6个时钟周期，读信号rd有效，读取数据到总线，逻辑运算。第7个时钟周期，rd无效，第7.5个时钟地址输出PC地址，为下一个指令做好准备 对总线写操作时，在第3.5个时钟周期处，建立写的地址，第
<宋颖> 在 2025-06-22 上传 | 大小：1002kb | 下载：0

[VHDL编程] microcode

说明：任天堂nes系统 中央处理器部分代码，希望大家能用得着-Part of the code of the Nintendo nes system central processor
<小明> 在 2025-06-22 上传 | 大小：10kb | 下载：0

[VHDL编程] ppu

说明：任天堂nes系统，顶层模块代码，希望大家能用得着-Nintendo nes system, the top-level module code, hope you will worthwhile
<小明> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] vgasig

说明：任天堂nes系统 vga显示部分 代码，希望大家用得着-Nintendo nes system vga display part of the code, I hope you need it
<小明> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] vrom

说明：任天堂nes系统，存储器部分代码，希望大家用得着-Nintendo nes system, the memory part of the code, I hope you need it
<小明> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] sram

说明：任天堂nes系统 内存部分代码，希望大家用得着-Nintendo nes system memory is part of the code, I hope you need it
<小明> 在 2025-06-22 上传 | 大小：3kb | 下载：0