资源列表
[VHDL编程] Xilinx-ISE-and-Modelsim
说明：详细的Xilinx ISE与Modelsim联合仿真平台搭建流程及简单实例操作演示，图文并茂，对于平台的搭建具有很好的指导性-Detailed Xilinx ISE and Modelsim joint simulation platform build process and a simple instance of the operating demonstration, illustrated, and have a very good platform to build<yangxin> 在 2025-06-19 上传 | 大小：1.58mb | 下载：0
[VHDL编程] Verilog-code
说明：基于cyclone 内核的fpga的源代码，带quartus2下载文件-Based on the source code of the cyclone kernel fpga, with quartus2, download files<hzx> 在 2025-06-19 上传 | 大小：6.85mb | 下载：0
[VHDL编程] micro-processor
说明：这是一个8位微处理器的vhdl设计代码。-This is the design of a 8-bit micro-processor.<baoshu> 在 2025-06-19 上传 | 大小：4kb | 下载：0
[VHDL编程] verilog
说明：opencore can bus verilog design file-opencore can bus verilog design file<zhixiaowen> 在 2025-06-19 上传 | 大小：91kb | 下载：0
[VHDL编程] siweijiafaqi
说明：四位二进制加法器，用四个拨码开关表示四位二进制被加数，另外四个拨码开关表示四位二进制加数，进位和显示在5个数码管上。-Four-bit binary adder with four DIP switches four binary summand represents four binary addend another four DIP switches carry and display 5 digital tube.<冯初晨> 在 2025-06-19 上传 | 大小：6kb | 下载：0
[VHDL编程] fenpinqi
说明：模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。-The analog divider speakers within a circuit device to the input analog audio signal is separated into different parts of the treble, alto,<冯初晨> 在 2025-06-19 上传 | 大小：11kb | 下载：0
[VHDL编程] jiaotongdeng
说明：Verilog编写的交通灯程序，Altera公司的DE2开发学习板。-Verilog prepared by the traffic lights program, Altera' s the DE2 development of learning board.<ganding> 在 2025-06-19 上传 | 大小：396kb | 下载：0
[VHDL编程] muxexamples
说明：Examples of different types of multiplexers<darkmeow> 在 2025-06-19 上传 | 大小：6kb | 下载：0
[VHDL编程] primerprograma_2.tar
说明：First Program on verilog<darkmeow> 在 2025-06-19 上传 | 大小：101kb | 下载：0