资源列表
[VHDL编程] lcd
说明：LCD_1602(VHDL）显示自定义字符“贾”，显示通讯状态“send”和“recieve”，状态机，结构简单易读稳定，非常适合初学者。此程序已在altera开发板运行成功。-LCD_1602 (VHDL) custom character " Jia" , the communication status " send" and " recieve the state machine, easy-to-read structure stable, v<jiazhaorong> 在 2025-06-19 上传 | 大小：4.26mb | 下载：0
[VHDL编程] synchronism_design
说明：信号进入不同时钟域时的同步处理的例子，请有需要的借鉴参考-Example of the synchronization signal into different clock domains, there is a need to draw reference<张炽> 在 2025-06-19 上传 | 大小：371kb | 下载：0
[VHDL编程] Timing-Analysis
说明：关于VHDL/VERILOG进行EDA设计时序分析时需要注意的一些需要注意的问题及处理策略，保证相当实用，请需要的人参考-VHDL/VERILOG the EDA design timing analysis need to pay attention to some issues that need attention and treatment strategies, guaranteed to be quite practical, please need Reference<张炽> 在 2025-06-19 上传 | 大小：10.13mb | 下载：0
[VHDL编程] uart_fifo_design
说明：verilog语言时序的异步读写FIFO，请需要者借鉴参考-the verilog language Timing asynchronous read and write FIFO, for those who need to learn from reference<张炽> 在 2025-06-19 上传 | 大小：181kb | 下载：0
[VHDL编程] FFT-transform
说明：64位FFT变换源代码，仅供参考。此为单一模块文件，自行建立工程编译-64 FFT transform source code, for reference only. This is a single module file, create your own works compiled<郑浩东> 在 2025-06-19 上传 | 大小：2kb | 下载：0
[VHDL编程] Lab07
说明：LabVIEW FPGA Implementation of Convolution<a800005217> 在 2025-06-19 上传 | 大小：79kb | 下载：0
[VHDL编程] Lab08
说明：LabVIEW FPGA Implementation of Digital Filtering<a800005217> 在 2025-06-19 上传 | 大小：1.71mb | 下载：0
[VHDL编程] Lab10
说明：LabVIEW Frequency Analysis in LabVIEW FPGA<a800005217> 在 2025-06-19 上传 | 大小：1.84mb | 下载：0
[VHDL编程] Lab05
说明：LabVIEW Fixed-Point FPGA Implementation<a800005217> 在 2025-06-19 上传 | 大小：124kb | 下载：0
[VHDL编程] UART
说明：本论文使用Verilog HDL 语言描述硬件功能，利用QuartusII 5.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART（通用异步收发器）的各个模块。-The paper using Verilog HDL language to describe hardware features, the use of the FPGA chip QuartusII 5.0 comprehensive descr iption of the modular design approa<wangjianyuan> 在 2025-06-19 上传 | 大小：305kb | 下载：0