[VHDL编程] eda-Lab-report

说明：三线八线译码器、数据选择器、数据比较器、二进制编码器、译码器的verilog语言输入方法-Three line eight line decoder, data selector, comparator, the binary encoder and decoder of verilog language input method
<鸟语花香> 在 2025-06-17 上传 | 大小：1.13mb | 下载：0

[VHDL编程] FPGA-control-MAX1312

说明：FPGA控制MAX1312进行数据采集的程序接口程序-FPGA control MAX1312
<田祯> 在 2025-06-17 上传 | 大小：507kb | 下载：0

[VHDL编程] SPI-IP

说明：比较经典实用的ip核，对初学者有很大的帮助，语言比较简单。-Classic and practical IP core, a great help for beginners, the language is relatively simple.
<张三> 在 2025-06-17 上传 | 大小：49kb | 下载：0

[VHDL编程] Gps_c_code_nco

说明：在GPS接收机本地NCO及CA码产生，生成超前码，即时码和滞后码。-generate NCO and ca coce in gps receiver，generate E_P_L code.
<peng> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] lp_mng_top_rtl

说明：FPGA 控制lp_tlc5916 8路芯片LED 驱动控制器的VHDL代码实现。-FPGA lp_tlc5916 8-channel LED driver VHDL code.
<murongyu> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] 1

说明：基本verilog语言的使用 基本verilog语言的使用-Basic Verilog language using the basic Verilog language using the basic Verilog language use
<黄帅哥> 在 2025-06-17 上传 | 大小：1.44mb | 下载：0

[VHDL编程] mskmsk

说明：最小移频键控(MSK）是移频键控(FSK）的一种改进型，是一种在无线移动通信中很有吸引力的数字调制方式。-Minimum Shift Keying (MSK) is an improved frequency shift keying (FSK) is a digital modulation scheme in a wireless mobile communication very attractive.
<杨俊明> 在 2025-06-17 上传 | 大小：301kb | 下载：0

[VHDL编程] graph

说明：max+plus2 入门的模为12的计数器，测试过已经通过。-verilogHDL 12_counter
<renwengang> 在 2025-06-17 上传 | 大小：16kb | 下载：0

[VHDL编程] bujindianji

说明：控制步进电机转动及转动方式平移和转动，进行数字控制设计-The of rotation of the control the stepper motor and the the rotation of way translation and rotation, carried out the digital control design
<何志朋> 在 2025-06-17 上传 | 大小：376kb | 下载：0

[VHDL编程] Verilog-HDL

说明：这是一个FPGA开发的文档,能够帮你在很短的时间里学会FPGA的语言,并带给你很大的帮助,-This is an FPGA development documents, the FPGA language can help you learn in a very short time, and bring you a great help, thank you
<rokr> 在 2025-06-17 上传 | 大小：8.99mb | 下载：0

[VHDL编程] two-way-Elevator

说明：基于Altera Quartus的双向电梯程序，可以烧制进入Cyclone 的FPGA中进行硬件调试。-Based on the Altera Quartus two-way lift procedures, firing into the Cyclone FPGA hardware debugging.
<张云昊> 在 2025-06-17 上传 | 大小：2.03mb | 下载：0

[VHDL编程] digital-clock

说明：嵌入式FPGA数字时钟，能实现时钟提示，显示功能-The embedded FPGA digital clock,
<郑衍俊> 在 2025-06-17 上传 | 大小：48kb | 下载：0