[VHDL编程] fsk1

说明：实现部分搭建FSK调制系统，包括分频，用busmux调制。-Achieve some of structures FSK modulation system
<冯可> 在 2025-06-18 上传 | 大小：85kb | 下载：0

[VHDL编程] frequency-and--fft

说明：包含频谱分析器中的频率采样部分，FFT倒序部分的NIOSII程序。-Contains the frequency sampling part of the spectrum analyzer, FFT the reverse order part NIOSII of the program.
<冯可> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] Lab1

说明：DE2-70七段数码管代码点亮最后一个数码管其它数码管关闭-DE2-70 seven-segment LED
<薛炜澎> 在 2025-06-18 上传 | 大小：509kb | 下载：0

[VHDL编程] LCD_1602

说明：verilog lcd1602模块代码，只要往里面输入数据即可显示。-The verilog lcd1602 module code, as long as it is entered, input data can be displayed.
<赖焕宁> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] LED_display

说明：verilog 优化后的LED数码管显示模块，两种写法的比较。-verilog optimized LED digital display module, two written comparison.
<赖焕宁> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：运用vhdl编写时钟，显示时间，具有基本的功能 -VHDL write clock, display time, basic functions
<nar> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：闹钟 运用quartus2软件编写程序，具有调整时间，设置闹钟，整点报时等功能，将整个工程打包了-Alarm Clock using quartus2 software programming, adjust the time, set the alarm, the whole point timekeeping function, the whole project package
<nar> 在 2025-06-18 上传 | 大小：1.01mb | 下载：0

[VHDL编程] iic_v2_00_a

说明：基于赛林思FPGA的IIC接口设计，支持主机、从机、多主机通信的总线特性，包括datasheet，C语言源代码。-Sailin Si FPGA-based IIC interface design to support the host from the machine, multi-master communication bus features, including the datasheet, C language source code.
<曾建明> 在 2025-06-18 上传 | 大小：606kb | 下载：0

[VHDL编程] ser_to_4per

说明：实现了数据的串并转换，由串码转换为4位并行码，代码用Verilog编写，并经过了Quartus的仿真-Data string and conversion, by the string of code is converted to 4-bit parallel code, the code in Verilog, and after the Quartus simulation
<杨勇> 在 2025-06-18 上传 | 大小：176kb | 下载：0

[VHDL编程] Lab_01_demux

说明：ITS THE DEMUX OF 4 BIT WRITTEN IN VHDL BASED ON DIGILENT XYLINX 14.2
<asad > 在 2025-06-18 上传 | 大小：812kb | 下载：0

[VHDL编程] tequantongxuejiaocheng1

说明：本教程是特权同学写的里面包含了FPGA设计中一些经验的分享，有基础的可以看看。-This tutorial is privileged students to write which contains some experience to share, based FPGA design.
<lai> 在 2025-06-18 上传 | 大小：28.01mb | 下载：0

[VHDL编程] verilog_rs232_rx_tx

说明：fpga中verilog实现的rs232串口收发逻辑，基础入门，参考学习串口收发-FPGA in Verilog implementation RS232 serial port transceiver logic, based on entry, refer to the study serial transceiver
<fan> 在 2025-06-18 上传 | 大小：6kb | 下载：0