[VHDL编程] tmp

说明：NIOS的IP核设计，可以实现针对于RTL8019AS的10兆网络接口控制，可进一步实现FPGA嵌入式网络开发应用-NIOS IP core design, can be achieved for RTL8019AS 10 trillion network interface control, further development and application of FPGA embedded network
<张奎> 在 2025-12-27 上传 | 大小：416kb | 下载：0

[VHDL编程] USB2.0IP

说明：usb2.0的IP核，对于USB接口通信的FPGA设计有很大帮助，对于接口硬件的控制更为灵活。 有详尽的USB2.0协议说明-usb2.0 IP core for FPGA design of the USB interface communication, more flexible control interface hardware. Detailed USB2.0 protocol descr iption
<张奎> 在 2025-12-27 上传 | 大小：202kb | 下载：0

[VHDL编程] nios-II

说明：NiosII范例，包括了DMA控制，串口通信，定时器中断，以及NIOS的部分范例，对于FPGA内核的开发很有帮助。-NiosII example, including the DMA control, serial communication, timer interrupt, as well as some examples of NIOS, development will be helpful for the FPGA core.
<张奎> 在 2025-12-27 上传 | 大小：200kb | 下载：0

[VHDL编程] UART_DMA

说明：串口通信的FPGA设计，具有高速缓存功能，DMA通信模式。-FPGA design of serial communication, cache, DMA communication mode.
<张奎> 在 2025-12-27 上传 | 大小：996kb | 下载：0

[VHDL编程] OFDM-16QAM

说明：基于OFDM中的基带处理的16QAM调制，基于ISE编程软件,有完整的仿真程序-16QAM constellation mapping of the OFDM communication system
<zhoutianfeng> 在 2025-12-27 上传 | 大小：1.03mb | 下载：0

[VHDL编程] DE0_Nano_SOPC_DEMO

说明：DE0_Nano的DEMO，很不错的，值得学习。这是整个工程-sopc demo of DE0_Nano
<韩帅> 在 2025-12-27 上传 | 大小：1.17mb | 下载：0

[VHDL编程] ml510_dual_design_ppc440

说明：双核的PPC440用于开发，通过详细的讲解建立工程的过程以及软件的应用，帮助解决问题。-For the development of dual-core PPC440，Detailed explanation of the establishment of the engineering process and the application of the software , to help solve the problem.
<王晓璐> 在 2025-12-27 上传 | 大小：30.83mb | 下载：0

[VHDL编程] slave-0.4_VHDL

说明：i2c slave总线端*换 的设计与实现-i2c slave design
<williomwong> 在 2025-12-27 上传 | 大小：830kb | 下载：0

[VHDL编程] JK

说明：带复位端、置位端、延迟为15ns的响应CP下降沿的JK触发器-With reset terminal, set end delay the 15ns CP' s response to the falling edge of the JK flip-flop
<hsdhak> 在 2025-12-27 上传 | 大小：32kb | 下载：0

[VHDL编程] DUAL-PORT-RAM

说明：vhdl使用双口RAM，工程编译通过。编译工具QUARTUS 9.0。-vhdl using the dual-port RAM, compiled by engineering.
<asdasdasd> 在 2025-12-27 上传 | 大小：3.56mb | 下载：0

[VHDL编程] vga_3bits

说明：3位宽的vga接口的verilog代码，调试通过，在FPGA上可以综合。-3-bit wide vga interface verilog code, debugging through, can be integrated on the FPGA.
<imagelee> 在 2025-12-27 上传 | 大小：6kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟：正常显示时分秒，设置调整时间，秒表，闹钟-Multifunctional digital clock: normal display, minutes and seconds, set to adjust the time, stopwatch, alarm clock
<Atera> 在 2025-12-27 上传 | 大小：6kb | 下载：0