资源列表
[VHDL编程] num_clock-www.21ic.com
说明:可以在FPGA板上实现数钟的整点报时,闹钟等功能-num_clock 21ic.com<林哒哒> 在 2025-12-27 上传 | 大小:2.4mb | 下载:0
[VHDL编程] fpga_UDP_NET
说明:fpga驱动dm9000,通过网口向上位机发送数据。底层为verilog,上层Nios为c。-fpga driver dm9000, send data through the network port up crew. The underlying verilog, upper Nios c.<chensheng> 在 2025-12-27 上传 | 大小:25.38mb | 下载:0
[VHDL编程] uart_send5bytes
说明:CPLD实现串口发五个字节,有校验,验证可用。注释明了-CPLD realization of the serial transceiver five bytes, verification, validation available. Note clear<杨蕾> 在 2025-12-27 上传 | 大小:3kb | 下载:0
[VHDL编程] uart_receive5bytes
说明:C语言实现CPLD串口接受五个字节,有校验,检验无效不做处理,接续检测接受,注释详细。-C language CPLD five byte serial accept check, test invalid without processing, splice detection to accept detailed notes.<杨蕾> 在 2025-12-27 上传 | 大小:2kb | 下载:0
[VHDL编程] hdsdi_crc2
说明:xilinx virtex5 HDSDI_crc码-HDSDI_crc code<wujunlin> 在 2025-12-27 上传 | 大小:2kb | 下载:0
[VHDL编程] triple_sdi_rx
说明:XILINX VIRTEX5 triple_SDI接受端-XILINX VIRTEX5 triple_SDI receiving end<wujunlin> 在 2025-12-27 上传 | 大小:12kb | 下载:0
[VHDL编程] trs_detect
说明:xilinx virtex5 sdi 定时基准码检测-xilinx virtex5 sdi timing reference code detection<wujunlin> 在 2025-12-27 上传 | 大小:3kb | 下载:0
[VHDL编程] v5gtp_sdi_rx_reset
说明:xilinx virtex5 sdi复位控制-the xilinx virtex5 sdi reset control<wujunlin> 在 2025-12-27 上传 | 大小:3kb | 下载:0
[VHDL编程] v5gtp_sdi_drp_control
说明:xilinx virtex5 sdi drp 控制-xilinx virtex5 sdi drp control<wujunlin> 在 2025-12-27 上传 | 大小:6kb | 下载:0
[VHDL编程] vhdl-code-for--A-HIGH-SPEED-SYMMETRIC-CROSSBAR-SW
说明:vhdl code for A HIGH SPEED SYMMETRIC CROSSBAR SWITCH-vhdl code for A HIGH SPEED SYMMETRIC CROSSBAR SWITCH<a.arezoo60> 在 2025-12-27 上传 | 大小:13kb | 下载:0