资源列表
[VHDL编程] SouceCode_0f_DDR_SDRAM_Controller_by_VHDL
说明：VHDL语言编写的DDR RAM控制器的源码。-VHDL language source controller DDR RAM.<SYQ> 在 2025-06-17 上传 | 大小：667kb | 下载：0
[VHDL编程] opencore_crt
说明：可以在Altera QuartusII下编译的Open Cores PCI桥源代码，是经过多天辛勤整理修改才完成的-Open Cores PCI bridge source code that can be compiled at Altera QuartusII. Modified under many days of hard work<Joe> 在 2025-06-17 上传 | 大小：667kb | 下载：0
[VHDL编程] Baseband_line_code
说明：基于VHDL语言的基带线路码产生电路设计（毕业论文），内涵完整的源代码-Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code<tanisaber> 在 2025-06-17 上传 | 大小：667kb | 下载：0
[VHDL编程] lab6_repeat
说明：Verilog adder of a four bit system. this adder adds four digit<Joe> 在 2025-06-17 上传 | 大小：667kb | 下载：0
[VHDL编程] VHDL
说明：VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 -VHDL language is a high-level language for circuit design. It appeared in the late 1980s. Was originally developed by the U.S. Department of Defense for the U.S. milita<kempwangkai> 在 2025-06-17 上传 | 大小：667kb | 下载：0
[VHDL编程] sell-machine
说明：verilog sell machine 通过robei和vivado设计的建议xilinx测试程序，有助于学习vivado和fpga-verilog vivado xilinx<Cht> 在 2025-06-17 上传 | 大小：666kb | 下载：0