[VHDL编程] I2C verillog

说明：I2C Verillog测试代码
<smartgoing@163.com> 在 2012-02-13 上传 | 大小：666.11kb | 下载：0

[VHDL编程] SouceCode_0f_DDR_SDRAM_Controller_by_VHDL

说明：VHDL语言编写的DDR RAM控制器的源码。-VHDL language source controller DDR RAM.
<SYQ> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] opencore_crt

说明：可以在Altera QuartusII下编译的Open Cores PCI桥源代码，是经过多天辛勤整理修改才完成的-Open Cores PCI bridge source code that can be compiled at Altera QuartusII. Modified under many days of hard work
<Joe> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] Baseband_line_code

说明：基于VHDL语言的基带线路码产生电路设计（毕业论文），内涵完整的源代码-Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code
<tanisaber> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] Chapter-5

说明：FPGA Prototyping by VHDL Examples Chapter 5
<khalid> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] fir_16

说明：基于FPGA FIR滤波器的设计研究，是一个16阶的数字滤波器-FPGA FIR filter design based on research。FPGA FIR filter design based on research, FPGA FIR filter design based on research。
<朱明宇> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] dds-example

说明：Test ADC 1407 and DAC 2604
<PAM1234567> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] FPGA_DDS

说明：FPGA中实现信号发生器,即DDS,代码简洁,精练,非常适合学习,已经经过验证.-The FPGA signal generator, or DDS, the code simple, concise, very suitable for learning, has been verified.
<刘成岩> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] lab6_repeat

说明：Verilog adder of a four bit system. this adder adds four digit
<Joe> 在 2025-12-27 上传 | 大小：667kb | 下载：0

[VHDL编程] 1

说明：verilog编写的11阶FIR数字滤波器-The 11 order FIR digital filter Verilog prepared!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-12-27 上传 | 大小：666kb | 下载：0

[VHDL编程] sell-machine

说明：verilog sell machine 通过robei和vivado设计的建议xilinx测试程序，有助于学习vivado和fpga-verilog vivado xilinx
<Cht> 在 2025-12-27 上传 | 大小：666kb | 下载：0

[VHDL编程] cnt100

说明：一百进制计数器，采用层次化设计，底层文件为十进制计数器，顶层文件原理图设计-the procedure is based on vhdl,it can count 100,and use top-down
<niuniu> 在 2025-12-27 上传 | 大小：666kb | 下载：0