[VHDL编程] Verilog HDL设计练习进阶

说明：初学verilog HDL时 找的好资料 大家共享-Beginners should try to find a good share information
<chencsw> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] dzq

说明：利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计-Use hardware organ NC divider design. Hardware electric circuit module design
<asd> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] ddr_verilog_xilinx

说明：xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.
<suyufeng> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] Wolfson-WM8731-audio-CODEC

说明：audio codec data sheet
<Venky> 在 2025-06-17 上传 | 大小：664kb | 下载：0

[VHDL编程] character-rotation-on-multiple-7segment-displays.

说明：character rotation on multiple 7segment displays by verilog
<nedved> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] ACTIVEHDL

说明：In this module we prepare our students to familiar with ACTIVE-HDL TOOLS, which is used for Compilation and Simulation purpose.
<naga> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] XC2S200PQ208

说明：xilinx FPGA xc2s200 的技术资料-xilinx FPGA xc2s200 technical information
<lv ying qin> 在 2025-06-17 上传 | 大小：664kb | 下载：0

[VHDL编程] bicycle

说明：智能自行车 VHDL设计 顶层文件都已经画出-this is a smart bicycle system,you can use this system to done something
<hy> 在 2025-06-17 上传 | 大小：664kb | 下载：0

[VHDL编程] test_uart2

说明：可以实现串口收发，能够通过数码管显示从PC机上输入的数据-Serial transceiver, the number of input data from the PC through the digital display
<李刚> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] clock

说明：实现FPGA的数字钟的实现，具有小时、分、秒等功能-FPGA digital clock, with hour, minutes, seconds and other functions
<周健> 在 2025-06-17 上传 | 大小：664kb | 下载：0

[VHDL编程] SIM

说明：VGA显示的工程文件，你必须下载上一个ISE文件，再下载下一个SRC文件才能正常运行-Project file, you must download the previous ISE files, and then download the next SRC file to run properly
<卡久> 在 2025-06-17 上传 | 大小：665kb | 下载：0

[VHDL编程] cordic

说明：通过VHDL实现 cordic算法，使用的单片机为basys2-By CORDIC to achieve VHDL algorithm, the use of the microcontroller is basys2
<litianchu> 在 2025-06-17 上传 | 大小：664kb | 下载：0