资源列表
[VHDL编程] myshizhong
说明：该程序实现一个数字钟，带调整时间功能，在调整时间时，对应的位置闪烁显示。 CLR 为清零端，该键为‘1’时，时钟显示”000000“； EN 计数使能端，该键为‘1’时，时钟停止； MODE 模式选择按钮，在4种模式下循环：正常-小时调整-分调整-秒调整。 INC 调整时间按钮，该键为‘1’时，对应位置加1；-The program realization of a digital clock, adjust the time zone feature, adjust time,<李东> 在 2025-06-17 上传 | 大小：673kb | 下载：0
[VHDL编程] inputoutput_textio
说明：关于VHDL读取文件的testbench编写的ppt介绍，挺有用的-testbench for text_io,it is very useful,isn t it.testbench for text_io,it is very useful,isn t it.<帅哥新> 在 2025-06-17 上传 | 大小：673kb | 下载：0
[VHDL编程] VHDLguoliangjiance
说明：过零检测，输出部分有整数部分和偏移部分组成-Zero-crossing detection, the output part of the integer part and offset a part<liutao> 在 2025-06-17 上传 | 大小：673kb | 下载：0
[VHDL编程] ScatterGatherDMA
说明：一个实现Scatter-Gather DMA传输的例子，可以在Quartus下编译通过，主要使用了SOPC方法，附有软件和对不同芯片的支持。-An implementation of the Scatter-Gather DMA transfer example, can be compiled by the Quartus, SOPC main method used, with software and support for different chips.<刘渔舟> 在 2025-06-17 上传 | 大小：673kb | 下载：0
[VHDL编程] sd_hd_sdi_good_using_micro8_CPU
说明：美国Lattice公司的FPGA上实现的标清高清串行数字接口SDI的程序，使用到Micro8处理器，可以综合。-lattice FPGA to achieve the standard definition high-definition serial digital interface SDI program, the use of Micro8 processor on the FPGA.<yang jinlin> 在 2025-06-17 上传 | 大小：672kb | 下载：0
[VHDL编程] PLJ-XIANSHI
说明：自制频率计，可以设置频率分辨率以及测频范围，基于altera FPGA-Homemade frequency meter, you can set the frequency resolution and frequency measuring range, based on altera FPGA<盛斌> 在 2025-06-17 上传 | 大小：672kb | 下载：0
[VHDL编程] dianzhao_dianzhen
说明：使用altera的MAX2系列CPLD驱动16*32的双色点阵屏，包含“空车”，“重车”，“电召”三个字。driver.v文件用cpld驱动了东芝的TC62D748芯片，该芯片常用于扫描点阵的驱动上-The MAX2 series CPLD using altera-color dot matrix display driver 16* 32, with " empty" , " heavy vehicles" , " on-call" in t<余先生> 在 2025-06-17 上传 | 大小：672kb | 下载：0
[VHDL编程] ARM_SOC
说明：ARM最小系统，vivado或ISE综合后下载至FPGA板子上可以做ARM用，包含连接在AHB总线上的RAM和ROM，ARM内核引出JTAG接口，可以连接调试器用keil-MDK进行调试！(ARM minimum system, vivado or ISE integrated download to the FPGA board can be used as ARM, including the RAM and ROM connected to the AHB bus, the ARM ker<ldz13180882132> 在 2025-06-17 上传 | 大小：672kb | 下载：0
[VHDL编程] 基于DSP和FPGA的通用数字信号处理系统设计
说明：利用DSP配合FPGA为硬件架构，以DSP为数据处理核心，通过FPGA对USB、ADC和DAC等外围设备进行控制，并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are controlled by FPGA, and the digi<小冰2> 在 2025-06-17 上传 | 大小：672kb | 下载：0