[VHDL编程] sdcard_mass_storage_controller_latest.tar

说明：基于wishbone总线的SD Card IP Core,有Verilog和VHDL两种语言版本,包含了FIFO和DMA两种实现方式,是开源的IP Core-Based on the wishbone bus SD Card IP Core, there are two language versions of Verilog and VHDL, including the FIFO and DMA implemented in two ways, is open source IP Core
<张亚群> 在 2025-06-17 上传 | 大小：2.17mb | 下载：0

[VHDL编程] crcvhdl

说明：crc-vhdl冗余码的vhdl源码，这是16位的crc-crc-vhdl vhdl source code redundancy, which is 16-bit crc
<姚一一> 在 2025-06-17 上传 | 大小：296kb | 下载：0

[VHDL编程] qudong

说明：利用FPGA驱动LCD显示中文字符“年”的VHDL程序。-buhuia
<沈> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ise_book

说明：ISE应用例子,感觉挺不错的，共29个例子。-ise Application examples
<胡健楠> 在 2025-06-17 上传 | 大小：8.76mb | 下载：0

[VHDL编程] vending_vhdl

说明：1、机器有一个投币孔，每次只能投入一枚硬币，但可以连续投入多枚硬币。机器能识别的硬币金额为1元，5角和1角。顾客可选择的饮料价格有1元，1元5角，2元三种。每次只能售出1瓶饮料。 2、购买饮料时先选择饮料价格再投币，当投入的硬币总金额达到或超过饮料价格后，机器发出指示信号并拒收继续投入的硬币。顾客投币后，按动确定键，机器将发出饮料和找零硬币，若所投金额不足，则发出欠资信号指示。在欠资情况下，顾客可以继续投币购买，也可按取消键，机器将退出所投入的全部金额。 3、顾客投入硬币之后，如果未
<蒋晓玲> 在 2025-06-17 上传 | 大小：285kb | 下载：0

[VHDL编程] fft

说明：基于FPGA实现快速中值滤波，有效果显示，实现简单
<mstar> 在 2025-06-17 上传 | 大小：1.57mb | 下载：0

[VHDL编程] allot

说明：数据分配器，Verilog实现，配有实验说明文档。-Data distributor, Verilog implementation, with experimental documentation.
<pudn_as1> 在 2025-06-17 上传 | 大小：782kb | 下载：0

[VHDL编程] mos_des

说明：DES算法的verilog实现，可以研究下。-DES for Verilog。
<lina> 在 2025-06-17 上传 | 大小：33kb | 下载：0

[VHDL编程] lcdcontrol_verilog

说明：LCD控制器的VERILOG实现 对学FPGA的人说很有用的-the implemation of LCD control
<ganzhhua> 在 2025-06-17 上传 | 大小：1.02mb | 下载：0

[VHDL编程] flash

说明：主要实现W25系列 FLASH的读写控制硬件程序，有完整的测试程序，并在工业上已经得到应用。希望对正在做这方面的工作的人有所帮助-Main achieved W25 series of FLASH program to read and write control hardware, a complete test program, and has been applied in industry. Want to do this work are those who help
<杨浩> 在 2025-06-17 上传 | 大小：44kb | 下载：0

[VHDL编程] 1

说明：采用VHDL描述语言进行地步进电机控制系统的控制-VHDL descr iption language using the point of control into the motor control system
<shaohong> 在 2025-06-17 上传 | 大小：5kb | 下载：0

[VHDL编程] 2

说明：VHDL描述的电子时钟VHDL程序与仿真，可以验证。-VHDL procedure described in VHDL and simulation of electronic clock, can be verified.
<shaohong> 在 2025-06-17 上传 | 大小：58kb | 下载：0