[VHDL编程] GuangShanChi

说明：光栅尺的四细分和辩向电路，并具有计数器功能，利用Quartus综合，可以参考-Grating four segments and the dialectic to the circuit, and have counter functions, using Quartus integrated, can refer to
<蔡有才> 在 2025-06-17 上传 | 大小：678kb | 下载：0

[VHDL编程] VHDLipcode

说明：VHDL IP CODE,资源多多共享!不亦乐乎!-VHDL IP CODE, more sharing of resources! Joy!
<wangzhe> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] i2c.tar

说明：I2C verilog 源代码 非常好的代码，大家可以-I2C verilog source code for a very good code, we can
<daichen> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] Altera_Embedded_Peripherals_Handbook

说明：Altera公司原版资料，嵌入式设备handbook。-The handbook you are holding (the Altera Embedded Peripherals Handbook) describes Intellectual Property (IP) cores provided by Altera® for embedded systems design. The following is true of all cores described in
<Han Yunbo> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] sell

说明：Verilog 的一个售饮料机自动找零的程序，需要下载到fpga板子上运行，各个引脚的配置都做好了，相当好用-！！
<tata> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] h264_baseline_dec_ip_core

说明：这是一个有关h264解码器的IP核源代码，内有对其内部各功能的整体说明。-This is a relevant h264 decoder IP core source code for its internal function within the overall descr iption.
<> 在 2025-06-17 上传 | 大小：678kb | 下载：0

[VHDL编程] freq

说明：本程序是基于vhdl语言的8位16进制频率计，待测频率范围是1HZ~100MHZ。-This procedure is based on the vhdl language 8 16 hex frequency, frequency range tested 1HZ ~ 100MHZ.
<张东林> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] 19264LCD

说明：192*64LCD显示资料，AIP31107，AIP31108，包含电路及驱动程序 -192* 64LCD display data, AIP31107, AIP31108, including circuit and drivers
<rue> 在 2025-06-17 上传 | 大小：679kb | 下载：0

[VHDL编程] FPGA_Day1_Session1_Processor-based-System-designV

说明：fpga design basics are included
<santhi> 在 2025-06-17 上传 | 大小：678kb | 下载：0

[VHDL编程] dds

说明：在altera的FPGA上实现直接数字频率合成，即用verilog实现DDS，输出正弦波形，在modelsim软件中仿真通过，已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim
<汪少锋> 在 2025-06-17 上传 | 大小：678kb | 下载：0

[VHDL编程] passlock

说明：采用verilog编写的4位密码锁，输入4位密码，带有返回重新输入功能，经过确定验证后，如果密码正确，则发出灯亮，如果错误则蜂鸣器报警。通过实验-Using verilog written four locks, enter the 4-digit password, after determining verify if the password is correct, then the issue lights, the buzzer alarm if an error. Experimen
<> 在 2025-06-17 上传 | 大小：678kb | 下载：0

[VHDL编程] DE2-115_Basic_Computer

说明：BASIC COMPUTER FOR JTAG_UART
<chun354 > 在 2025-06-17 上传 | 大小：677kb | 下载：0