资源列表
[VHDL编程] VHDL_infrared_telecontrol_design
说明:Infrared telecontrol design based on the the VHDL includes the mode of infrared send,receive mode,key code mode,ringing mode and so on.<彭平> 在 2025-06-16 上传 | 大小:681kb | 下载:0
[VHDL编程] VerilogHDLexample
说明:可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---<李辉> 在 2025-06-16 上传 | 大小:681kb | 下载:0
[VHDL编程] eda-lab
说明:eda lab experiments-eda lab experiments....<ravitikkam> 在 2025-06-16 上传 | 大小:681kb | 下载:0
[VHDL编程] VerilogHDL_Emample
说明:其他说明: 文中实例基本都不依赖实际具体的硬件,可以在任何厂家任何系列的FPGA/CPLD下综合使用(如Altera等,只要资源充足),还可以利用Synoposy公司的工艺库影射到ASIC,完全可以当作软IPCore使用。 -Other notes: the text does not rely on practical and concrete examples of basic hardware, manufacturers of any series in any of the<飞狼> 在 2025-06-16 上传 | 大小:681kb | 下载:0
[VHDL编程] ADDA_restored
说明:一个AD采样,DDS产生的简易测试程序 HDL语言 Quartus测试程序<qinxiangfu> 在 2025-06-16 上传 | 大小:680kb | 下载:0
[VHDL编程] vmodcam-ref-vga-demo-12
说明:通过fpga(注:xilinx公司的板子)从vmodcam取数据并用vga显示。-vmodcam ref vga demo<王炎杰> 在 2025-06-16 上传 | 大小:680kb | 下载:0
[VHDL编程] myclock
说明:implement a 12-hour clock(This is a 12-hour digital clock, hout designates the hour, mout designates the minute, sout designates the second, and pout designates morning or afternoon. For example, if current time is 3:08:12 pm, then hout = 3, mout = 8<ssttt> 在 2025-06-16 上传 | 大小:680kb | 下载:0