资源列表

« 1 2 ... .14 .15 .16 .17 .18 3119.20 .21 .22 .23 .24 ... 4310 »

[VHDL编程VHDL_infrared_telecontrol_design

说明:Infrared telecontrol design based on the the VHDL includes the mode of infrared send,receive mode,key code mode,ringing mode and so on.
<彭平> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程FPGA_vidio

说明:基于fpga的实时视频采集与显示 高速化 小型化-fpga
<方龙> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程VerilogHDLexample

说明:可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---
<李辉> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程eda-lab

说明:eda lab experiments-eda lab experiments....
<ravitikkam> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程FPU

说明:Verilog HDL code for implementation of double floating point architecture. Program takes care of diffent exceptions like overflow, underflow, NaN etc
<Ruchi> 在 2025-06-16 上传 | 大小:680kb | 下载:0

[VHDL编程VerilogHDL_Emample

说明:其他说明: 文中实例基本都不依赖实际具体的硬件,可以在任何厂家任何系列的FPGA/CPLD下综合使用(如Altera等,只要资源充足),还可以利用Synoposy公司的工艺库影射到ASIC,完全可以当作软IPCore使用。 -Other notes: the text does not rely on practical and concrete examples of basic hardware, manufacturers of any series in any of the
<飞狼> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程Dial

说明:简单的拨码盘实验设计,从拨码盘读数显示在数码管上,供初学者参考。-Simple dial encoder experimental design, reading from a dial code displayed on the digital disc, the reference for beginners.
<Domo> 在 2025-06-16 上传 | 大小:681kb | 下载:0

[VHDL编程Phoenix3

说明:数字密码锁的VHDL语言八位二进制,串行输入,有开锁和错误提示(LED) -code lock
<童超> 在 2025-06-16 上传 | 大小:680kb | 下载:0

[VHDL编程ADDA_restored

说明:一个AD采样,DDS产生的简易测试程序 HDL语言 Quartus测试程序
<qinxiangfu> 在 2025-06-16 上传 | 大小:680kb | 下载:0

[VHDL编程ALU

说明:基于FPGA实现的简单ALU。ALU中主要包含有符号的加法、减法、乘法、左移、右移。ALU的顶层要控制运算和复位。-FPGA-based implementation of a simple ALU. ALU mainly contains symbols of addition, subtraction, multiplication, left, right. To control the operation of the ALU and reset the top.
<非南> 在 2025-06-16 上传 | 大小:680kb | 下载:0

[VHDL编程vmodcam-ref-vga-demo-12

说明:通过fpga(注:xilinx公司的板子)从vmodcam取数据并用vga显示。-vmodcam ref vga demo
<王炎杰> 在 2025-06-16 上传 | 大小:680kb | 下载:0

[VHDL编程myclock

说明:implement a 12-hour clock(This is a 12-hour digital clock, hout designates the hour, mout designates the minute, sout designates the second, and pout designates morning or afternoon. For example, if current time is 3:08:12 pm, then hout = 3, mout = 8
<ssttt> 在 2025-06-16 上传 | 大小:680kb | 下载:0
« 1 2 ... .14 .15 .16 .17 .18 3119.20 .21 .22 .23 .24 ... 4310 »

源码中国 www.ymcn.org