[VHDL编程] four-adder-design

说明：可编程逻辑设计-用VHDL语言进行四位加法器的设计-Programmable logic design _ four adder design
<lunfei> 在 2025-06-17 上传 | 大小：1.18mb | 下载：0

[VHDL编程] PID-CPLD

说明：文章描述是关于智能PID的CPLD实现形式，内容详实，极具参考价值-The article describes the CPLD on Intelligent PID forms of informative, has great reference value
<chenfei> 在 2025-06-17 上传 | 大小：67kb | 下载：0

[VHDL编程] EMAC6

说明：verilog实现的FPGA三态以太网链路层通信代码，里面有状态机，并按各个模块的功能分了文件夹，还有说明文档，自定义帧的产生和接收，开发环境为Xilinx ISE，测试无误。-verilog realization FPGA Tri-Mode Ethernet link layer communication code, which the state machine, according to the function of each module sub folder, as well a
<trygov> 在 2025-06-17 上传 | 大小：3.44mb | 下载：0

[VHDL编程] FINAL-371

说明：A four digits calculator programmed in Verilog. Can perform four basics arithmetics calculation of two digits numbers. Completely compatible to 4x4 matrix keyboard.
<lala> 在 2025-06-17 上传 | 大小：1.6mb | 下载：0

[VHDL编程] FPGA-_control_DM9000A-Ethernet

说明：FPGA控制网口芯片DM9000A进行以太网传输数据。-The FPGA control network port chip the DM9000A Ethernet transmission data.
<唐希> 在 2025-06-17 上传 | 大小：2.53mb | 下载：0

[VHDL编程] ask

说明：sopc 按键中断，从0到9变化，程序简介明了！欢迎大家下载分享！-Sopc key interrupt, from 0 to 9 change, program introduction and sweet! Welcome everyone to download share!
<wu> 在 2025-06-17 上传 | 大小：12.94mb | 下载：0

[VHDL编程] bl-8-gai-add24

说明：迸发长度为8的DDR控制器，实现数据的读写，使用赛灵思的V2板子就行验证-Burst length 8 DDR controller, read and write data, and on line verification using Xilinx V2 board
<zhangjiefei> 在 2025-06-17 上传 | 大小：7.87mb | 下载：0

[VHDL编程] ram_control_17_xian

说明：基于VHDL的ram控制器，8根输入，8根输出，1根读写控制线。实现ram的读写控制-The ram controller based on VHDL, 8 input and 8 output, a read-write control lines. Ram read and write control
<zhangjiefei> 在 2025-06-17 上传 | 大小：86kb | 下载：0

[VHDL编程] CRC_for_8023

说明：基于802.3以太网协议的CRC校验程序，使用VHDL语言，4位数据并行执行-CRC inspection program based on the 802.3 Ethernet protocol, the use of VHDL, four data parallel execution
<zhangjiefei> 在 2025-06-17 上传 | 大小：720kb | 下载：0

[VHDL编程] 51_eth_tx_rx

说明：51单片机与以太网控制器的设计，实现数据于主机和PHY的封包解包与传输-51 MCU and the design of Ethernet controller, data from the host and the PHY packet unpacking and transmission
<zhangjiefei> 在 2025-06-17 上传 | 大小：4.38mb | 下载：0

[VHDL编程] uart_tx_and_rx

说明：A verilog code for UART transmitter and receiver system-A verilog code for UART transmitter and receiver system...
<EBIN JOY> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DE2_TV

说明：这样的设计将DVD视频转换成合适的格式显示在CRT/ LCD显示器。应连接一个DVD视频源，如DVD播放器，在DE2开发板上的VIDEO IN端口。应连接一个CRT/ LCD显示器的VGA端口。应在DVD视频显示在监视器上。-This design converts DVD video into a format suitable for display on a CRT/LCD monitor. A DVD video source, such as a DVD player, should
<黯魂天残> 在 2025-06-17 上传 | 大小：156kb | 下载：0