资源列表

« 1 2 ... .10 .11 .12 .13 .14 3115.16 .17 .18 .19 .20 ... 4310 »

[VHDL编程KCPSM6_Release5_30Sept12(Virtex6)

说明:XIlinx Virtex-6 (Spartan6及7系列)的PicoBlaze的源代码(官网转载),与用于Virtex2、Spartan3的不一样!-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s not!
<wangnant> 在 2025-12-27 上传 | 大小:3.52mb | 下载:0

[VHDL编程zuihou

说明:数字时钟,有校正、闹钟、复位灯一些功能-Digital clock, correction, some of the features of the alarm clock, reset lamp! ! ! ! !
<ljd> 在 2025-12-27 上传 | 大小:601kb | 下载:0

[VHDL编程From-Arithmetic-to-Hardware-Logic

说明:夏宇闻著作:从算法设计到硬线逻辑的实现.DOC Verilog HDL的基本算法及实现-From Arithmetic to Hardware Logic. Verilog HDL
<zhangyc> 在 2025-12-27 上传 | 大小:816kb | 下载:0

[VHDL编程jiaozhi_1024

说明:用VHDL语言实现按字节交织,交织深度为4.每组256字节-Block interleaver
<杨超> 在 2025-12-27 上传 | 大小:17.04mb | 下载:0

[VHDL编程jiaozhi_64

说明:VHDL语言实现按字节块交织,实现每64字节进行一次交织。-The VHDL language byte block interleaving, once every 64 bytes intertwined.
<杨超> 在 2025-12-27 上传 | 大小:7.26mb | 下载:0

[VHDL编程Ptxd

说明:模拟RS-232串口产生周期串口数据,可以根据需要修改周期参数,及时钟参数,代码可以直接用来产生需要波特率的通讯模拟数据。-Analog RS-232 serial port generates cycle serial data, based on the need to modify the cycle parameters, and clock parameters, the code can be directly used to generate analog data communi
<zcy> 在 2025-12-27 上传 | 大小:1kb | 下载:0

[VHDL编程12864

说明:FPGA控制lcd12864,基于VHDL语言,适合初学者入门之用-realization of lcd12864 control based on FPGA
<yao> 在 2025-12-27 上传 | 大小:810kb | 下载:0

[VHDL编程VHDL-Programming-by-Example

说明:一本介绍用VHDL写的一些关于FPGA的例程-McGraw Hill VHDL Programming by Example
<刘帅> 在 2025-12-27 上传 | 大小:1.78mb | 下载:0

[VHDL编程The-DHT11-driver

说明:DHT11.h 用于温湿度一体传感器DHT11的驱动程序。 单片机为STC89C52,晶振频率为11.0592MHz。 -Temperature and humidity sensor for an DHT11 driver.SCM STC89C52, crystal oscillator frequency is 11.0592MHz
<小高> 在 2025-12-27 上传 | 大小:8kb | 下载:0

[VHDL编程adder8b

说明:vhdl实现8位并行加法器,带进位,仿真没问题。-vhdl achieve 8-bit parallel adder with Carry the simulation no problem.
<杨超> 在 2025-12-27 上传 | 大小:235kb | 下载:0

[VHDL编程jiarao4

说明:加扰与解扰,VHDL实现。初始寄存器值为1产生的m序列。-Scrambling and descrambling, VHDL. Initial register value 1 of the m-sequences generated.
<杨超> 在 2025-12-27 上传 | 大小:1.77mb | 下载:0

[VHDL编程DB4CE15黑金原创教程

说明:介绍黑金FPGA 的使用方法,从简到繁,慢慢学起(Introduction to the use of black gold FPGA method, simple to the complex, start slowly)
<意中人8383> 在 2025-12-27 上传 | 大小:86.46mb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 3115.16 .17 .18 .19 .20 ... 4310 »

源码中国 www.ymcn.org