[VHDL编程] Xilinx-stacked-silicon-interconnect-technology.zi

说明：Xilinx stacked silicon interconnect technology Xilinx stacked silicon interconnect technology
<陈华峰> 在 2025-06-09 上传 | 大小：675kb | 下载：0

[VHDL编程] SmartFusion2-Data-sheet-

说明：SmartFusion2 Data sheet SmartFusion2 Data sheet -SmartFusion2 Data sheet SmartFusion2 Data sheet SmartFusion2 Data sheet
<陈华峰> 在 2025-06-09 上传 | 大小：3.15mb | 下载：0

[VHDL编程] 3333333

说明：基于vhdl语言的同步fifo的宏模块调用程序，可学习fpga的宏模块调用方法-Synchronous fifo vhdl language-based macro block the calling program, can learn fpga macro module calls methods
<刘茂茂> 在 2025-06-09 上传 | 大小：612kb | 下载：0

[VHDL编程] FPGA

说明：分频器是FPGA设计中使用频率非常高的基本设计之一,该文详细介绍了任意数分频的设计方法-Divider FPGA design is a very high frequency of use is one of the basic design, the paper details the design of any number of methods divide
<李林> 在 2025-06-09 上传 | 大小：23kb | 下载：0

[VHDL编程] FPGAstudy

说明：verilog books .it is worth reading
<小龙> 在 2025-06-09 上传 | 大小：22.56mb | 下载：0

[VHDL编程] usb_fifo_ft245b

说明：基于FT245BM的FIFO接口设计 根据usb blaster改动-FT245BM FIFO interface design based on the changes under the usb blaster
<wop636> 在 2025-06-09 上传 | 大小：167kb | 下载：0

[VHDL编程] Bus_Enable

说明：veilog小程序 参考设计中的 该程序说明了如何使用一个总线-veilog applet reference design of the program shows how to use a bus
<wop636> 在 2025-06-09 上传 | 大小：119kb | 下载：0

[VHDL编程] BlackJack

说明：本人利用FPGA实现的二十一点游戏程序，其中顶层电路用sch文件给出，每个模块使用VHDL语言编写-I use FPGA blackjack game programs, including the top-level circuit sch file gives each module using VHDL language
<雷雨> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] CoreFIR_RTL-3.0

说明：actelIP核 的fircore Core Generator – Executable File Outputs Run-Time Library (RTL) Code and Testbench Based on Input Parameters – Self-Checking – Executable Tests Generated Output against Algorithm • Distributed Arithmetic (DA) Algori
<睿宸> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] I2s

说明：i2cSlave is a minimalist I2C slave IP core that provides the basic fr a mework for the implementation of custom I2C slave devices. The core provides a means to read and write up to 256 8-byte registers. These registers can be connected to the use
<睿宸> 在 2025-06-09 上传 | 大小：181kb | 下载：0

[VHDL编程] MP3-coder

说明：In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read t
<睿宸> 在 2025-06-09 上传 | 大小：36kb | 下载：0

[VHDL编程] PWM1khz

说明：PWM 1khz, This code allows select duty cycle using FPGA Switches.
<dokuro> 在 2025-06-09 上传 | 大小：189kb | 下载：0