资源列表
[VHDL编程] encoder_83
说明:这是基于Quartus 2开发环境和verilog hdl语音编译的83解码器-This is based on Quartus 2 development environment and compiler verilog hdl voice decoder 83<油雨墨夜> 在 2025-06-05 上传 | 大小:265kb | 下载:0
[VHDL编程] voter_VHDL
说明:这是基于Quartus2开发环境和vhdl语音编译的表决器-voter basic on vhdl and Quartus2<油雨墨夜> 在 2025-06-05 上传 | 大小:323kb | 下载:0
[VHDL编程] matlab-and-verilog-fir4_3
说明:四抽头FIR滤波器matlab,verilog顶层,子模块,以及testbench代码-Four tap FIR filter matlab, verilog top, sub modules, as well as the testbench code<李静> 在 2025-06-05 上传 | 大小:8kb | 下载:0
[VHDL编程] verilog-generate
说明:很实用的verilog中generate语句使用方法整理 -Useful in verilog generate statements use method<李静> 在 2025-06-05 上传 | 大小:9kb | 下载:0
[VHDL编程] Xilinx-design-timing-constraints
说明:很有用的Xilinx时序约束设计资料,很适合初学者-Very useful Xilinx timing constraints, design data, is very suitable for beginners<李静> 在 2025-06-05 上传 | 大小:1.19mb | 下载:0
[VHDL编程] stm32驱动OV7670
说明:stm32驱动OV7670,带有FIFO。在3.2寸上TFT上显示,TFT的驱动IC为ILI9320.<dandelion4277> 在 2013-08-04 上传 | 大小:6.16mb | 下载:0
[VHDL编程] booth-16_16-multiplier
说明:由verilog编写的利用booth编码的16*16有符号乘法器的代码,没有pipeline-a 16*16 multiplier with booth coding by verilog<pyc> 在 2025-06-05 上传 | 大小:11kb | 下载:0
[VHDL编程] Security-System
说明:The security system implemented monitors the state of eight doors (open or closed) and shows the state in leds when the selector indicate it. Also the number corresponding to the desired door is shown in a 7seg display.<dokuro> 在 2025-06-05 上传 | 大小:658kb | 下载:0