[VHDL编程] chu_avalon_vga

说明：sopc builder ready vga controller
<Ramanathan.SP.> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] Matlab

说明：基于数字基带传输系统MATLAB仿真代码，以及相关文件。-Based on the digital baseband transmission system MATLAB simulation code, and related documents.
<廖驰> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] cpld-usb

说明：usb-fpga通讯，从cpld到usb协议芯片slave fifo的通讯过程指导。-The usb-FPGA communication from the CPLD to usb protocol chip slave FIFO communication process guidance.
<牟娇> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] adder

说明：VHDL Adder implementation done in FPGA environment. VHDL Adder implementation done in FPGA environment.-VHDL Adder implementation done in FPGA environment.VHDL Adder implementation done in FPGA environment.VHDL Adder implementation done in FPGA envir
<anil> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] t_encoder

说明：encoder file with VHDL code, encoder file with VHDL code e ncoder file with VHDL code-encoder file with VHDL code, encoder file with VHDL code encoder file with VHDL code encoder file with VHDL code
<anil> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] rc_adder

说明：Ripple carry adder program written in VHDL
<anil> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] Johnson_count

说明：Johnson count in V tested ok Johnson count in V tested ok-Johnson count in V tested ok Johnson count in V tested ok
<anil> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] Johnson_count_dft

说明：DFT code for johnson count written in V
<anil> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] 32-bit-parallel-interger-bit-

说明：32 bit parallel integer bit
<Pradeep> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] hdlc

说明：基于FPGA的hdlc协议控制器的实现，用vhdl语言编写。-FPGA-based implementation of hdlc protocol controller, using vhdl language.
<zizi> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] modelsim-run-one-step--Error-

说明：用modesim仿真的时候会出现只运行了一步就不动了，显示"# ** Error: (vsim-3601) Iteration limit reached at time 0 ps."的解决方法。-With modesim simulation run only when there will be a step not move, display " #** Error: (vsim-3601) Iteration limit reached at time 0 ps." S
<dengyaohui> 在 2025-12-25 上传 | 大小：6kb | 下载：0

[VHDL编程] data

说明：通过verilog hdl实现对数据的比较，分配器选择-Verilog hdl achieved through the comparison of the data, the distributor selection
<李永超> 在 2025-12-25 上传 | 大小：6kb | 下载：0