[VHDL编程] RISC_CPU

说明：VHDL语言设计的RISC_CPU，分为八个基本部件分模块构建，分别为时钟发生器，指令寄存器，累加器，算术逻辑运算单元，数据控制器，状态控制器，程序计数器以及地址多路器-The VHDL language RISC_CPU, is divided into eight basic components of modular construction, respectively, the clock generator, the instruction register, accumulator,
<林琳> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] DIGITAL-CLOCK(WORKING-PROPERLY)

说明：it is the clock based on 8051
<pari> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] A-variety-of-dividers-program

说明：各种分频器程序100倍分频器24998倍分频器2分频4分频 8分频16分频-A variety of dividers program
<胡伟红> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] DAC.cmp

说明：可编程逻辑器件CPLD/FPGA 该实验系统采用了独特的设计技术，使得实验用的可编程CPLD/FPGA 器件的I/O 接口与系统的相关器件采用固定连接-The programmable logic device CPLD/FPGA The experimental system uses a unique design technology, making the experiment with the programmable CPLD/FPGA device I/O interface wi
<程心> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGA_1602

说明：VHDL编写的1602控制程序，可以控制1602显示字符，可以按照实际要求进行修改-1602 control program in VHDL, you can control the 1602 display character can be modified in accordance with the practical requirements of
<小幂控> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] ecp3pSerDes_Reset__Code

说明：ecp3 fpga verilog 复位程序 用来复位FPGA内部serdes -ecp3 fpga verilog reset procedure
<daye> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] usb_Phy

说明：usb1.1 VHDL源码，主要描述收发数据过程-usb1.1 the VHDL source code, descr iption of the send and receive data process
<> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] ch3ex

说明：chpater 3 of basic embedded desiign
<gopal> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] fifo_ctrl

说明：好用的fifo控制verilog源代码，供大家学习参考，可以被综合。-Useful fifo control verilog source code for the study reference, can be integrated.
<mmmm1111111111> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] mcu_ctrl

说明：MCU控制器verilog源代码，可以fpga验证，与大家分享。-MCU controller verilog source code, fpga verification, to share with you.
<mmmm1111111111> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] agc

说明：无线通信中接收侧自动增益控制模块的vhdl代码实现-Receive side of the AGC module vhdl code for wireless communications
<wangxin> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] Cipher-lock.doc

说明：VHDL实现四位电子密码锁，并在12864液晶显示屏上显示-VHDL implementation of the four electronic locks, and 12864 on the LCD screen
<刘永> 在 2025-06-05 上传 | 大小：6kb | 下载：0