[VHDL编程] FIFOED_UART

说明：CAL_UART核verilog源码，带FIFO，FIFO深度可设置。-fifoed uart ip core. cal_uart.
<杨胜尧> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] bch

说明：用C语言实现BCH码的编码和译码，译码是用BM迭代算法。-BCH codes in C language coding and decoding, iterative decoding algorithm with BM.
<张刘飘> 在 2025-06-07 上传 | 大小：6kb | 下载：2

[VHDL编程] 8-p-fft

说明：基于FPGA和CORDIC算法的8点FFT-8-point FFT based on FPGA and CORDIC
<庞清平> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Verilog_SOM

说明：Verilog编写的SOM(自适应神经网络算法)-Verilog written SOM (self-adaptive neural network algorithm)
<changliang> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] 64bit_doublefloat_adder

说明：64位双精度加法器 流水线四拍处理 将53位mantissa 扩展到80位-64bit adder
<pz> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL_piano

说明：用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的-Using Verilog language organ procedures. GW48 teaching experiment with simulation boxes
<薛鹏展> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Verilog-example-module

说明：code example. you are very professional
<nghia> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] BAK

说明：实现可判断闰年的万年历，未使用除法运算，可用于多种综合工具-This module work as a calendar which can judge leapyears without divider
<ken> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] prbs_suite_latest.tar

说明：is the implementation of PRBS
<vaibhav> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] 88xianshi

说明：8*8点阵循环显示“电气二加油”，按照逐列扫描的方式编写程序-8* 8 dot matrix cycle, "Electrical two refueling," according to the column by way of written procedures for scanning
<陈学虎> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] library-ieee

说明：通过逐列扫描来显示汉字。 现实的为“08电气2”的字样。 拓展功能为向左滚动 由开关控制滚动 红字为字库部分，控制所要显示的是什么汉字 蓝字为分频模块，控制扫描频率与滚动速度 绿字为逐列扫描模块，-By-column scan to display Chinese characters. The reality of the "08 Electric 2" message. Scroll left to expand functions, controlled by a
<陈学虎> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] shuzi

说明：讲述了全数字信号发生器部分频率值测算的表格-Full digital signal generator frequency value calculation form
<晓明> 在 2025-06-07 上传 | 大小：6kb | 下载：0