源码中国
www.ymcn.org
注册会员
|
设为首页
|
加入收藏夹
|
English Version
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
源码/资料
Windows编程
网络编程
数值算法
游戏编程
嵌入式/单片机
Web源码
电子文档
书籍
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
OpenCV
游戏源码
更多...
登陆
|
会员注册
当前位置:
首页
源码下载
嵌入式/单片机编程
VHDL编程
下载资源主分类
源码下载
Web源码
开发工具
文档下载
其它资源
在结果中搜索
资源列表
按时间排序
按下载排序
按大小排序
排序选择:
«
1
2
...
.30
.31
.32
.33
.34
3235
.36
.37
.38
.39
.40
...
4310
»
[
VHDL编程
]
code
说明:cpld 实现8253的功能,做计数、测速可以参考- cpld achieve 8253
<
niuguo
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
BasicRSA_latest.tar
说明:vhdl implementation of RSA(a cryptographic algorithm)
<
ali
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
I2C
说明:用FPGA实现I2C控制器和I2C slave device(类似于I2C接口的EPROM)-FPGA implementation I2C controllers and I2C slave device (similar to I2C interface EPROM)
<
tony
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
VGA
说明:基于FPGA驱动VGA的VHDL语言,主要是详细的代码-Drive VGA FPGA-based VHDL language, the detailed code
<
刘超
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
mul1
说明:n*n pipeline multipler
<
sakthivel.p
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
fft16
说明:this 16 point written in verilog-this is 16 point written in verilog
<
garggy
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
DLL
说明:基于DLL的同步位提取器,对于FPGA的初学者有很大的帮助,经测试程序好用-DLL-based synchronization bit extractor for FPGA beginners easy to use a lot of help, by the test program
<
天空
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
sha1_v01
说明:基于FIPS 180-4标准的SHA-1算法的verilog HDL实现,分模块分别实现-FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve
<
pppp
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
EDA
说明:VHDL实现一个整点报时的秒表第一个子程序-VHDL achieve a integral point time of the stopwatch 1
<
于欣雨
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
LL
说明:verilog语言的异步接口转换设计程序代码.-verilog language the asynchronous interface converter design code.
<
whh
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
LL
说明:verilog语言描述的异步FIFO设计。-verilog language to describe the asynchronous FIFO design.
<
whh
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
[
VHDL编程
]
LineEngine_tpf4
说明:Designing a Line Engine for CPU in verilog
<
Mike R
> 在 2025-06-05 上传 | 大小:
6kb
| 下载:
0
«
1
2
...
.30
.31
.32
.33
.34
3235
.36
.37
.38
.39
.40
...
4310
»
加入会员
帮助指南
版权投诉
什么是源码中国
站点地图
联系我们
源码中国 www.ymcn.org
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 沪ICP备09016508号
1999-2046
源码中国
All Rights Reserved.