[VHDL编程] verilog-hdljingyanji

说明：verilog,hdl经验集，讲得很好的-verilog, hdl experience set, put it very well
<武晓栋> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] fft16

说明：256点的FFT/IFFT变换VERILOG代码核。-256-point FFT/IFFT transform VERILOG code that nuclear.
<Solomon> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] 16QAM-VHDL

说明：VHDL语言实现的16QAM代码 编译成功-16QAM code written by VHDL, the complilation is successful
<Mandy> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] The-key-control-divider

说明：这是一个利用VHDL代码编写通过按键控制的分频器，通过给按键s3、s2、s1、s0赋不同的值，可以使分频器输出不同频率，此代码原用于自制示波器的分频。-This is a use of the VHDL code written by key control divider divider output through to key s3, s2, s1, s0 endowed different values, different frequencies, this code is the o
<yubaoming> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] vhdl_text3

说明：设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（读空为止）。 仿真上述逻辑的时序-Design a data width 8bit depth of 16 the synchronization FIFO (read and write with the same clock), EMPTY, FULL output fla
<jiange> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] untitled3

说明：篮球24秒计时器，实现24秒计时，每到24秒蜂鸣器报警-Basketball 24 second timer 24 seconds, every 24 seconds a buzzer alarm
<furong> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] musicplayer

说明：乐曲演奏 分频 vhdl xilinx-Music performance divide
<夏蕾> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] mimasuo

说明：数字密码锁 sjtu 用于教学 basys2板子-digital codelock for SJTU
<周晓辰> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] filter

说明：巴特沃斯滤波器的Verilog实现，基于matlab-Butterworth filter Verilog implementation based on matlab
<sun> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] chap3

说明：这是特权同学的实验二 分频计数器的实验代码-this is code about FPGA
<zhangxiao> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] omu_b

说明：CPLD的功能实现,主要有FPGA配置、寄存器定义、两种分频等内容-The realization of the function of the Slave SerialCPLD, basically have FPGA configuration, register definition, two kind of frequency division, etc
<徐海洋> 在 2025-06-05 上传 | 大小：6kb | 下载：0

[VHDL编程] cnttest

说明：this is counter vhdl code.
<changho yim> 在 2025-06-05 上传 | 大小：6kb | 下载：0