[VHDL编程] division-verilog

说明：文章详解介绍了用Verilog HDL语言编写任意倍偶数分频和奇数分频的原理以及源程序，都通过仿真，结果完全正确。-The article introduced with sep Verilog HDL language writing any times frequency and the odd points even points of the principle and the frequency source program, through the simulation, the r
<范先龙> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] 2

说明：设计一个可容纳四组参赛者同时抢答的数字抢答器，可判断第一抢答者并报警指示抢答成功，其他组抢答均无效。若提前抢答则对相应的抢答组发出警报。同时还具有计分功能，若抢答成功并回答正确增加1分，答错不扣分。- Designed to accommodate a four contestants answer in the same time the number of Responder, First Responder who can determine the answer in the suc
<武韩> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Ms32pci

说明：PCI-ip硬件描述语言-开源的，可以做参考设计，如果需要的话，-This models are written in VHDL! Author is Ovidiu Lupas! MASTER model generates PCI compliant signals checks Target signal compliance with PCI checks data received from Target for correctness generates
<kity> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] uart_vhdl

说明：The UART design was designed from a standard uart function with a read/write microprocessor interface. It includes standard framing error, parity control and overrun detection. This design is targeted to the XCR3128XL-7VQ100C CoolRunner CPLD. This
<vijendra pal> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] RISC_CPU

说明：一个简单CPU设计，可以让读者在计算机组成原理和verilog语言方面受益-A simple CPU design, allows the reader to the computer principles and Verilog language benefit
<韩晶> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] w3100tcp

说明：verilog W3100A TCP程序实现-verilog w3100A TCP/IP
<weishiji> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] DCT

说明：dct for verilog useful
<siva> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] encoder_count

说明：简单的编码器计数程序 算法简单 方便移植 经过测试-A simple encoder count program algorithm is simple and convenient transplantation after testing
<qiqi> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Analog_AD

说明：通过先将数据预存到ROM中，该代码模拟芯片AD9942的工作时序，用ROM中的数据作为输入，产生AD转化后的数据-Data through the first stored in the ROM, the simulation of the code chip AD9942 timing, the ROM data as input, generate data after AD conversion
<张明> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] m_sequence

说明：用verilog语言描述了M序列（伪随机通信）的编码、解码、纠错等功能，本人通过了Quartus II 以及Modelsim的仿真。-Verilog language descr iption of the M sequence (pseudo-random communication) encoding, decoding, error correction, I passed the Quartus II and Modelsim simulation.
<周青晖> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGA-adpter

说明：FPGA实现网卡的收发基本功能，满足网络通信需求-FPGA adpter
<liqiugen> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Digital_stopwatch

说明：秒表程序，FPGA实现，是在DE-2开发板上实现的-Digital stopwatch，FPGA，DE-2
<王星> 在 2025-06-07 上传 | 大小：6kb | 下载：0