[VHDL编程] dpll

说明：用verilog编写的全数字锁相环，包括鉴相器，模K计数器，加减脉冲模块和分频模块，都经过验证-verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider
<chi zhang> 在 2025-06-23 上传 | 大小：6kb | 下载：1

[VHDL编程] YSW

说明：基于FPGA的使用VERILOG语言编写的四联十进制加法的程序-Decimal addition quadruple
<杜晨婷> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] subtraction

说明：基于FPGA的VERILOG语言的四联十六进制的减法程序-Based on quadruple hexadecimal subtraction process of FPGA VERILOG language
<杜晨婷> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] LC3_CPU-varellow

说明：LC3 CPU的仿真，使用Verilog语言编写-Simulation LC3 CPU using Verilog language
<Yuanfu Luo> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] 7_lan

说明：FPGA 网口通信驱动 采用寄存器操作 已经通过验证-FPGA driver for lan port，operating on rejisters，tested successfully
<肖申克> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] adc12d1000_rfrb

说明：ADC12D800 source code
<denkins2020> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] VGA

说明：VGA屏幕显示，verilog语言，分模块文件rtl_test_vga_grid，vga_grid，vga_signal，vga_sync，希望对您有用。-VGA，verilog language，module are rtl_test_vga_grid，vga_grid，vga_signal，vga_sync，i help it s useful to you .
<shanshan> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] source

说明：IO转UART的数据收发控制和收发数据代码，中文注视，能够清楚了解代码含义-IO UART data transceiver control and send and receive data code, Chinese gaze, knowing code meaning
<jackie> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] verilog_LCD1602

说明：verilog_LCD1602显示 8位输出-verilog_LCD1602 show 8bit output
<huipeizhi> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] UART-Transmitter

说明：UART transmitter using Verilog
<sinha.kaushik20> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] HSDI-communcation-interface-IP

说明：基于FPGA的HSDI接口的程序，调试可用。-FPGA-based programs HSDI interfaces, debug available.
<瞿盛> 在 2025-06-23 上传 | 大小：6kb | 下载：0

[VHDL编程] digital_demo

说明：数码管扫描驱动，用Verilog编写，采用模块化思想-digital tube scan driver writen by verilog,using the thought of module
<george ma> 在 2025-06-23 上传 | 大小：6kb | 下载：0