资源列表
[VHDL编程] Subway_VHDL
说明:模拟地铁自动售票机选票、付款、取票、找零等功能,包含软件仿真和硬件响应,可供仿真测试和FPGA验证。-Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.<Robinson Lin> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] GPS_TX_RX_VERILOG
说明:GPS Tx RX verilog 19-GPS Tx RX verilog 1988<Deepak> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] FPGA-2048
说明:一开始方格内会随机出现2这个小数字,每次可以选择上下左右其中一个方向去滑动,每滑动一次,所有的数字方块都会往滑动的方向靠拢外,系统也会在空白的地方乱数出现一个数字2或4方块,出现2的概率是出现4的概率的3倍,相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4,玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满,无法叠加,且没有出现2048这个数字则算游戏失败。-Will randomly appea<吴国耀> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] sd_spi_model.tar
说明:SD card, SPI mode, Verilog simulation model<charlie> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] UART
说明:verilogHDL语言实现的uart模块,内部包含波特率生成、uart收、uart发三个子模块,支持配置常规波特率、数据位、结束位和校验位,输入工作时钟125M,时钟不一样时需要修改波特率生成的代码-verilogHDL language of uart module contains an internal baud rate generator, uart receive, uart made three sub-module, configured to support conventi<沈浩> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] rs232-485-422
说明:该文件含有串口收发编解码模块和自动识别波特率模块-This file contains the serial transceiver module and the codec module Automatic baud rate<周召涛> 在 2025-12-24 上传 | 大小:6kb | 下载:0
[VHDL编程] shuzizhongchengxu
说明:多功能数字钟,1、采用24小时制:时、分、秒计时、显示。 2、具有手动校准功能:分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时:仿中央人民广播电台整点报时信号<郭丹> 在 2025-12-24 上传 | 大小:6kb | 下载:0