[VHDL编程] phase_shift

说明：cpld/fpga实现移相功能 d触发器 数据选择器 单片机接口-phase_shift using cpld/fpga
<陈彭鑫> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] sdram_5

说明：SDRAM的verilog描述，包含顶层设计，测试平台代码，精确描述-SDRAM is verilog descr iption, including top-level design, testbench code, an accurate descr iption of
<micheal zhang> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 14

说明：FPGA工程师成长手册，学习FPGA的好帮手，可以帮助初学者更好更快掌握。-FPGA S
<李刚> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] herisong

说明：untuk fuzzy logic program
<Heri Agus Susanto> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] Proj_Cache

说明：高速缓存的Verilog HDL实现。（包括直接相联和组相联）-Cache Verilog HDL implementation. (Including directly linked and set associative)
<Lei> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] MemoryBIST

说明：memory的BIST代码，verilog-The memory BIST codes, verilog
<husai> 在 2025-12-24 上传 | 大小：6kb | 下载：1

[VHDL编程] ELECTRONICCLOCK

说明：VHDL语言设计的电子钟，并且有暂停功能和清零功能的按键实现，并且带秒表-VHDL language design electronic clock, and there is a pause function and achieve clear function buttons, and with stopwatch
<安迪> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] uart_loopback

说明：uart loopback and test bench .
<borhan> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] descore_latest.tar

说明：VHDL implementation of the classic DES block cipher (interactive architecture)
<hj> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] IQ_SIGNAL_GENERATION_CODE

说明：IQ信号发生器_好用_测试正确,项目已经使用-IQ signal generator _ with _ test correctly
<于工> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] iir

说明：八阶巴特沃兹iir数字滤波器，四个二阶节，verilog代码实现，多路分时复用-batterworth，iir，8order，four second order section
<马乾> 在 2025-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] post_norm_fmul2

说明：Post_norm_fmul2 vhdl code
<farnaz> 在 2025-12-24 上传 | 大小：6kb | 下载：0