资源列表

« 1 2 ... .16 .17 .18 .19 .20 3321.22 .23 .24 .25 .26 ... 4310 »

[VHDL编程servo

说明:Verilog编写的辉盛9g舵机控制程序,clk:25MHz,输入角度(0~180),输出PWM,直接连到舵机引脚上即可使用-Verilog prepared Fraser 9g servo control procedures, clk: 25MHz, input angle (0 to 180), the output PWM, directly connected to the steering pin can be used
<张立嘉> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程sata_controller_core_latest.tar

说明:sata controller core
<jiang yanlong> 在 2025-06-09 上传 | 大小:394kb | 下载:0

[VHDL编程shop

说明:自动售货机,支持5种商品的预设数量,价格,可以选择购买商品及其数量,可以输入0.5,1.5三种金额。支持找零。-Vending machines, supports five kinds of commodities preset quantity, price, and quantity of goods you can choose to buy, you can enter the amount of three 0.5,1.5. Support homing.
<康帆> 在 2025-06-09 上传 | 大小:3kb | 下载:0

[VHDL编程TrafficLight

说明:十字路*通灯VHDL实现。功能:红绿黄状态的基本转换,红绿灯时间交替变化,黄灯缓冲。-Crossroads traffic lights VHDL realization. Function: red, green and yellow state the basic conversion time alternating traffic lights, yellow cushion.
<novice> 在 2025-06-09 上传 | 大小:23kb | 下载:0

[VHDL编程cpld_read_adc

说明:在可编程逻辑器件cpld里读8通道模数转换器adc的值-themodule read the value of 8 channels ADC in cpld
<jimmy> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程Verilog

说明:VHDL Verilog 系统仿真实验 流水灯 加减法 计数器 序列检测 编码器 解码器等-VHDL Verilog 系统仿真实验 流水灯 加减法 计数器 序列检测 编码器 解码器等
<赵航> 在 2025-06-09 上传 | 大小:496kb | 下载:0

[VHDL编程led_8

说明:xilinx的basys2板子上的程序,8个流水灯程序,8个led依次点亮,间隔0.1s-The basys2 xilinx board on the program, eight water lights, 8 led turn light, interval 0.1s
<d> 在 2025-06-09 上传 | 大小:229kb | 下载:0

[VHDL编程TrafficLightsControl

说明:quartus II 下 VHDL语言实现交通灯的控制-quartus II vhdl Traffic Lights Control
<hp> 在 2025-06-09 上传 | 大小:725kb | 下载:0

[VHDL编程HighSpeedParallelMultiple

说明:quartus II 下VHDL实现快速乘法器-quartus II VHDL High Speed Parallel Multiple
<hp> 在 2025-06-09 上传 | 大小:321kb | 下载:0

[VHDL编程9-multiple-9

说明:quartus II 下 VHDL实现 九九乘法表-Quartus II VHDL 9 multiple 9
<hp> 在 2025-06-09 上传 | 大小:800kb | 下载:0

[VHDL编程rs232a

说明:rs232 模块的收发测试,实现re232 的并串之间的转换,-this modle is the test progrom of rs 232
<sushuai> 在 2025-06-09 上传 | 大小:1.94mb | 下载:0

[VHDL编程vhdl-all-english

说明:A major obstacle that stands in the way of efficient test response compaction are the unknown values (x-values) captured by scan cells during testing. If test responses with s and the correctness of the compactor inputs cannot be verified at
<shankar.m> 在 2025-06-09 上传 | 大小:557kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 3321.22 .23 .24 .25 .26 ... 4310 »

源码中国 www.ymcn.org