[VHDL编程] LFSRT

说明：LFSR it generates a random test sequence, this is the .v cod. It works well and there is the attachment doc . enjoy it !!!!!!!!!! -it generates a random test sequence, this is the .v cod. It works well and there is the attachment doc . enjoy it !!!!
<Jason> 在 2025-06-09 上传 | 大小：92kb | 下载：0

[VHDL编程] bhaswatiml

说明：matlab code for communication
<Bhaswati Mandal> 在 2025-06-09 上传 | 大小：26kb | 下载：0

[VHDL编程] nios2irq

说明：实现FPGA板上用按钮（外部中断）控制led的亮灭-Implement on FPGA board with button (external interrupt) control the led light out
<wu> 在 2025-06-09 上传 | 大小：15.74mb | 下载：0

[VHDL编程] vga-veriloghdl

说明：用Verilog HDL编写的VGA显示驱动程序-大家共同学习-Prepared using Verilog HDL VGA display driver- we learn together
<> 在 2025-06-09 上传 | 大小：139kb | 下载：0

[VHDL编程] 1.-VHDL-Code-For-BCD-To-Decimal-Decoder-By-Data-F

说明：1. VHDL Code For BCD To Decimal Decoder By Data Flow Modelling
<rik> 在 2025-06-09 上传 | 大小：44kb | 下载：0

[VHDL编程] VHDL-Code-For-Full-Subtractor-By-Data-Flow-Modell

说明：VHDL Code For Full Subtractor By Data Flow Modelling
<rik> 在 2025-06-09 上传 | 大小：44kb | 下载：0

[VHDL编程] VHDL-Code-For-Half-Subtractor-By-Data-Flow-Modell

说明：VHDL Code For Half Subtractor By Data Flow Modelling
<rik> 在 2025-06-09 上传 | 大小：38kb | 下载：0

[VHDL编程] VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling.z

说明：VHDL Code For Full Adder By Data Flow Modelling
<rik> 在 2025-06-09 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDL-Code-For-Half-Adder-By-Data-Flow-Modeling.zi

说明：VHDL Code For Half Adder By Data Flow Modeling
<rik> 在 2025-06-09 上传 | 大小：28kb | 下载：0

[VHDL编程] VHDL-Code-For-BCD-To-Excess3--Code-Converter-By-D

说明：VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling-VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling
<rik> 在 2025-06-09 上传 | 大小：38kb | 下载：0

[VHDL编程] fsk_final

说明：A simple FSK code using CORDIC sine wave generator.It is basically a switching oscillator kind of Frequency shift keying
<shivjose> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] VERILOG_FAQ

说明：Verilog FAQ ------------ This document contains 97 frequently asked questions and their answers related to Verilog. It s for novice to Verilog. But it also useful for intermediate Verilog programmer.
<kkk> 在 2025-06-09 上传 | 大小：213kb | 下载：0