[VHDL编程] bcd

说明：这是一个在vhdl中BCD的编程代码 为了可以让它更直观的表现出来 我们最后用7seg的方式 让其表示出来 把结果更加直观的呈现-This is a BCD in vhdl programming code in order to be able to make it more intuitive performance out of our way to let it finally 7seg represented more intuitive presentation of the res
<zhangzicong> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] jk-filpflop

说明：这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的-This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met
<zhangzicong> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] Add_Sub_4_Bit

说明：这个是vhdl中很简单并且很基础的adder减法编码 主要是为以后的学习ram编码做准备 其中包括fulladder和halfadder-This is a very simple and very vhdl based adder coding is mainly for future learning ram preparation including fulladder coding and halfadder
<zhangzicong> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] multi

说明：这个只是在vhdl中符合4bit adder的乘法code内带test 可放心使用都是小弟已经检测过的-This just in line with 4bit adder vhdl multiplication code can be freely used within the zone test are brother had been detected
<zhangzicong> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Quartus_II_9.0pojieshuoming)

说明：文件列表
<sinha> 在 2025-06-09 上传 | 大小：879kb | 下载：0

[VHDL编程] line_four

说明：利用verilog HDL逐点比较法实现直线和圆弧插补-Use verilog HDL by-point comparison method to achieve linear and circular interpolation
<sinha> 在 2025-06-09 上传 | 大小：499kb | 下载：0

[VHDL编程] uartverilog

说明：自己改的一个串口程序的代码，可以通信- It ourselves a serial program code, can communication。。。。
<曾浩> 在 2025-06-09 上传 | 大小：3.25mb | 下载：0

[VHDL编程] pwm

说明：基于Verlog的pwm源码，包含多种功能。-The source code pwm based Verlog
<罗钧友> 在 2025-06-09 上传 | 大小：130kb | 下载：0

[VHDL编程] sy_1

说明：开发办芯片是48Mhz的，进行分频模块处理，外加8421码显示。-Frequency module, plus 8,421 yards Show
<谢昭光> 在 2025-06-09 上传 | 大小：282kb | 下载：0

[VHDL编程] math_real

说明：in this code very useful for designing real number concept
<thangapandiyan> 在 2025-06-09 上传 | 大小：16kb | 下载：0

[VHDL编程] CODE

说明：code for designing lookup table
<thangapandiyan> 在 2025-06-09 上传 | 大小：735kb | 下载：0

[VHDL编程] cordic

说明：cordic processor design in vhdl
<thangapandiyan> 在 2025-06-09 上传 | 大小：133kb | 下载：0