资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .30 .31 .32 .33 .34 3335.36 .37 .38 .39 .40 ... 4310 »

[VHDL编程] paobiao

说明：本源码是用verilog编写的FPGA程序，其中包括了数字跑表模块和RS触发器模块。-The source code is written in verilog FPGA programs, including digital stopwatch module and the RS flip-flop modules.
<黄华> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] ASIC

说明：西安交大asic课件，对于数字集成电路的学习有帮助，经典-Xi' an Jiaotong University asic courseware for learning to help digital integrated circuits, classic
<李政政> 在 2025-06-10 上传 | 大小：11.96mb | 下载：0

[VHDL编程] dds

说明：ad9910 使用方法的论文，用于调频源设计，-AD9915 PAPERS， to jumping frequency
<李政政> 在 2025-06-10 上传 | 大小：5.17mb | 下载：0

[VHDL编程] smg_99

说明：运用verilog，控制数码管从1开始计数到99，希望在这里和大家一块学习交流-Use verilog, control starting from 1 to 99 digital tube, hope and everyone here a study and communication
<高云飞> 在 2025-06-10 上传 | 大小：759kb | 下载：0

[VHDL编程] GuessGame

说明：VHDL猜数游戏，系统生成随机数，操作者输入猜测的数字，系统给出输入数字与生成数字的大小关系，并统计猜测次数。可以下板使用-VHDL guessing game, the system generates a random number to guess the number of operator input, digital input and generating system gives the magnitude relationship between the digital and
<Yixue> 在 2025-06-10 上传 | 大小：539kb | 下载：0

[VHDL编程] verilog-montgomery-RSA

说明：基于Montgoery 算法的RSA,FPGA verilog 实现，有测试文件-Based on Montgoery algorithm for RSA,FPGA verilog implementation，bench file
<zj> 在 2025-06-10 上传 | 大小：7kb | 下载：0

[VHDL编程] flowlight

说明：vhdl编写的流水灯，即多个发光二极管轮流亮灭-it s a flowlight in vhdl
<yrj> 在 2025-06-10 上传 | 大小：237kb | 下载：0

[VHDL编程] 4answer

说明：四路抢答器,实现抢答功能，采用verilog编程，代码简单易懂-four way of answer machine
<程思> 在 2025-06-10 上传 | 大小：2.04mb | 下载：0

[VHDL编程] devider

说明：分频器 可以实现1：3 1：1 的分频器 源代码-Divider can achieve 1:3 1:1 divider
<rocky> 在 2025-06-10 上传 | 大小：7kb | 下载：0

[VHDL编程] PPM

说明：PPM 编码器 能实现相关编码功能 内附仿真文件和仿真报告-PPM encoder encoding function to achieve the relevant documents containing simulation and simulation reports
<rocky> 在 2025-06-10 上传 | 大小：445kb | 下载：0

[VHDL编程] cpu

说明：RIsc 处理区 内附仿真文件和相关报告-RIsc treatment area containing a simulation files and related reports
<rocky> 在 2025-06-10 上传 | 大小：421kb | 下载：0

[VHDL编程] myfir

说明：VHDL设计的FIR滤波器，有Matlab设计文件，Quartus II工程以及Modelsim仿真结果和说明文件-VHDL design FIR filters, Matlab design documents, Quartus II project and Modelsim simulation results and documentation
<fangying> 在 2025-06-10 上传 | 大小：2.73mb | 下载：0
« 1 2 ... .30 .31 .32 .33 .34 3335.36 .37 .38 .39 .40 ... 4310 »

源码中国 www.ymcn.org