[VHDL编程] cordic

说明：verilog源代码，用于软件无线电中，cordic函数-Verilog source code for software radio, cordic function
<史兵> 在 2025-06-05 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的设计资料 可以让刚开始做设计的朋友来参考一下-VHDL design information can be designed so that just started to refer to a friend
<王惠> 在 2025-06-05 上传 | 大小：599kb | 下载：0

[VHDL编程] vhdlyuyanjijin

说明：VHDL的设计例程 可以让刚开始做设计的朋友来参考一下-err
<王惠> 在 2025-06-05 上传 | 大小：165kb | 下载：0

[VHDL编程] fpga

说明：Verilog HDl代码，学习一颗看一下-Verilog HDl code, learning to look at a
<魏杰> 在 2025-06-05 上传 | 大小：1.38mb | 下载：0

[VHDL编程] generate

说明：实现低频率的移相信号发生器,才用DDS技术直接的合成-The realization of low-frequency shift of the Signal Generator, using DDS technology to direct the synthesis
<高天> 在 2025-06-05 上传 | 大小：1.32mb | 下载：0

[VHDL编程] 555

说明：键盘扫描verilog代码 -Verilog keyboard scan code
<edison> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] alarm

说明：1．6个数码管动态扫描显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control of dynamic scanning display driver
<xulina> 在 2025-06-05 上传 | 大小：607kb | 下载：0

[VHDL编程] top1

说明：1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control static display driver 2. Mode selection butto
<xulina> 在 2025-06-05 上传 | 大小：245kb | 下载：0

[VHDL编程] statemachine

说明：硬件描述语言的例程，开发板上的例程，大家看看吧。-err
<王尔> 在 2025-06-05 上传 | 大小：269kb | 下载：0

[VHDL编程] quartus5.0license

说明：quartus5.0license破解码-err
<黄景> 在 2025-06-05 上传 | 大小：306kb | 下载：0

[VHDL编程] VHDL

说明：球赛计分器---可以对各类球赛进行方便的计分功能-err
<叶春风> 在 2025-06-05 上传 | 大小：44kb | 下载：0

[VHDL编程] miniuart

说明：This is a uart source written by VHDL .widely used and compatible with Whibone.-err
<FLY> 在 2025-06-05 上传 | 大小：9kb | 下载：0