[VHDL编程] lab2

说明：
<dianluyuanli> 在 2025-06-14 上传 | 大小：150kb | 下载：0

[VHDL编程] watch

说明：电子时钟 由8个数码管显示12小时制的时间-Electronic clock is controlled by 8 digital tube display 12-hour time
<nicdshs> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogHDL_programmer_tutorial_and_source_code

说明：《Verilog HDL 程序设计教程》及配套源码
<小勇> 在 2025-06-14 上传 | 大小：10.51mb | 下载：0

[VHDL编程] boxingfashengqi

说明：波形发生器，希望能给大家带来一点点帮助，也希望大家多上传资源！-Waveform generator, I hope everyone can bring a little bit of help, I hope you will upload resources and more!
<chen> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-ADDER

说明：VHDL的N位加法器，非常的好用，经过仿真验证的！-VHDL N-bit adder, very easy to use, after the simulation!
<郭荣天> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] mjswwe

说明：自己编写的代码，希望对你们能有用，谢谢大家多支持我下-I have written the code, hope that can be useful to you, thank you everyone and more people supported me
<张犇> 在 2025-06-14 上传 | 大小：104kb | 下载：0

[VHDL编程] mytaxi

说明：本出租车计费器要实现的功能是出租车按行驶里程收费，起步费为7.0元，行驶3公里后再按2元/公里计费，车停时不计费。能预置起步费和每公里收费，并能模拟汽车启动、停止、车速等状态。-The taxi meter in order to achieve the function is by taxi mileage charges initial fees of 7.0 million, three kilometers later traveling at 2 yuan/km billing, no
<leizi> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] FM_Modulation

说明：FM modulution implement
<majid> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] CNT60

说明：60进制加法器 本人自己编的，已通过老师检验，如有不足之处请多多指教-60 hexadecimal adder I own, and has passed the teachers examination, any inadequacies in the exhibitions, please
<philin> 在 2025-06-14 上传 | 大小：117kb | 下载：0

[VHDL编程] ls138

说明：基于VHDL的LS138译码器的实现 一个很简单的程序-Based on the LS138 decoder VHDL realization of a very simple procedure
<philin> 在 2025-06-14 上传 | 大小：91kb | 下载：0

[VHDL编程] freq

说明：实验四 频率计 实验要求：设计一个有效位为4位的十进制的数字频率计。 -Experiment IV Cymometer experimental requirements: design of an effective place for the 4 decimal digital frequency meter.
<朱伟成> 在 2025-06-14 上传 | 大小：133kb | 下载：0

[VHDL编程] VerilogHDL_cn

说明：很好的一本关于verilog的中文教程！-Very good one on the Chinese Verilog Tutorial!
<庞志远> 在 2025-06-14 上传 | 大小：2.79mb | 下载：0