[VHDL编程] Digital_Clock1

说明：基于Basys2多功能数字钟 verilog HDL 完整工程文件-Based Basys2 multifunction digital clock verilog HDL complete project file
<> 在 2025-07-28 上传 | 大小：575kb | 下载：0

[VHDL编程] fast-crc_latest.tar

说明：VERILOG Code for fast crs latest project
<mahesh> 在 2025-07-28 上传 | 大小：4.55mb | 下载：0

[VHDL编程] PingPong_Game_restored

说明：基于FPGA的VGA兵乓球游戏设计，Verilog实现。-FPGA-based VGA table tennis game design, Verilog implementation.
<GaoMin> 在 2025-07-28 上传 | 大小：1.8mb | 下载：0

[VHDL编程] Freq

说明：这是一个频率计的程序代码，能检测信号的频率，已生成IP核，能直接在软件上仿真运行。-This is a frequency meter program code, can detect frequency signal generated IP core that can run directly on the simulation software.
<yujie> 在 2025-07-28 上传 | 大小：1.46mb | 下载：0

[VHDL编程] PS2_Demo_Sys_restored

说明：PS/2的键盘编码、解码演示系统的设计，verilog实现。-Keyboard coded PS/2, and decoding demonstration system design, verilog achieved.
<GaoMin> 在 2025-07-28 上传 | 大小：1.19mb | 下载：0

[VHDL编程] EDA

说明：1602显示的数字钟 功能请详看文档 1602显示的数字钟 功能请详看文档-1602 clock 1602 clock 1602 clock
<zhangshude> 在 2025-07-28 上传 | 大小：27.34mb | 下载：0

[VHDL编程] 11

说明：基础实验_01_多路复用器 ：4通道8位带三态输出-Experimental basis _01_ multiplexer: 4-channel 8 with a three-state output
<luhairong> 在 2025-07-28 上传 | 大小：329kb | 下载：0

[VHDL编程] 22

说明：基础实验_03_编码器：8位输入3位输出编码器-Experimental basis _03_ Encoder: 8 input 3 output encoder
<luhairong> 在 2025-07-28 上传 | 大小：257kb | 下载：0

[VHDL编程] 33

说明：基础实验_04_优先编码器 ：8位输入3位输出高位优先-Experimental basis _04_ priority encoder: 8 input 3 output high priority
<luhairong> 在 2025-07-28 上传 | 大小：250kb | 下载：0

[VHDL编程] 44

说明：基础实验_05_译码器 ：3位输入8位输出译码器-Experimental basis _05_ decoder: 3 input 8 output decoder
<luhairong> 在 2025-07-28 上传 | 大小：243kb | 下载：0

[VHDL编程] 55

说明：基础实验_06_优先译码器 ：优先译码器-Experimental basis _06_ priority decoder: Priority Decoder
<luhairong> 在 2025-07-28 上传 | 大小：263kb | 下载：0

[VHDL编程] shuzizhong

说明：vhdl数字钟通过fpeg仿真实现vhdl实验课设 -vhdl digital clock
<郑泽> 在 2025-07-28 上传 | 大小：125kb | 下载：0