[VHDL编程] simple-pipeLine-CPU

说明：简单的流水线CPU实现，基于MIPS指令集。-Simple pipelined CPU implementation, based on the MIPS instruction set.
<> 在 2025-06-08 上传 | 大小：7kb | 下载：0

[VHDL编程] stepper-motor-control

说明：stepper motor control
<chuweii> 在 2025-06-08 上传 | 大小：240kb | 下载：0

[VHDL编程] t_sensor

说明：数字温度计的Verilog实现，有时钟控制模块，显示模块，温度计控制模块。-digital temperature sensor
<刘昊> 在 2025-06-08 上传 | 大小：3.2mb | 下载：0

[VHDL编程] DDS_DAC0832

说明：基于verilogHDL语言DDS波形产生的程序，利用AD3092进行数据转换的-DDS-based waveform generation program verilogHDL language, using AD3092 data conversion
<daisy> 在 2025-06-08 上传 | 大小：671kb | 下载：0

[VHDL编程] fft_8

说明：基二8点fftverilog实现。经过modelsim仿真通过-Base 2 fftverilog implementation at 8 o clock. Go through the modelsim simulation
<王坤> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] _4to2

说明：基于verilog编写的4线2线编码器，在板子上直接运行，相应引脚自己配置-Verilog prepared based 2-wire 4-wire encoders, running directly on the board, the corresponding pin their allocation
<maxruan> 在 2025-06-08 上传 | 大小：1.04mb | 下载：0

[VHDL编程] clock

说明：基于verilog的数字钟源代码，有详细的注释，而且功能齐全-Based verilog digital clock source code, detailed notes, and full-featured
<maxruan> 在 2025-06-08 上传 | 大小：4.12mb | 下载：0

[VHDL编程] 3-8

说明：基于verilog的3—8译码器，设计简单，程序清晰易懂-Based verilog 3-8 decoder design is simple, clear and understandable procedures
<maxruan> 在 2025-06-08 上传 | 大小：868kb | 下载：0

[VHDL编程] weibolu

说明：微波炉定时控制器 要求：1、复位开关： 启动开关： 烹调时间设置： 烹调时间显示： 七段码测试： 启动输出： 按TEST键可以测试七段码管，显示为“8888”； 设定时间后，按启动键开始烹调，同时七段码显示剩余时间，时间为0时，显示烹调完成信息“CDEF”-Microwave timing controller requirements: 1, the reset switch: Start switch: Set cooking time: Cooking
<王雷> 在 2025-06-08 上传 | 大小：93kb | 下载：0

[VHDL编程] 8-point-pipeline-fft-by-verilog.pdf

说明：简单的8位基2 流水 fft verilog-Simple 8 base 2 pipelined fft verilog
<张涛> 在 2025-06-08 上传 | 大小：215kb | 下载：0

[VHDL编程] virtex2_pkgs_zip(1)

说明：Alter公司的Vertex系列FPGA芯片的封装库-Alter' s Vertex series FPGA chip package library
<周林> 在 2025-06-08 上传 | 大小：206kb | 下载：0

[VHDL编程] dss_201403

说明：使用verilog编写的，测试用多路串口通信信号源，用于fpga产生多路测试用串口信号，配置外围电平转换电路可以设计一个多路可编程数字信号源-Use verilog written, multiple serial communication test signal source for generating multiple test fpga serial signal, configure the external level shifting circuitry can design a
<张昆> 在 2025-06-08 上传 | 大小：11kb | 下载：0