资源列表

« 1 2 ... .38 .39 .40 .41 .42 3443.44 .45 .46 .47 .48 ... 4310 »

[VHDL编程1.1Generic-Mux-VHDL

说明:generic 2to1多路复用器,用behavior和structure两种方式写的!-generic 2to1 multiplexer with behavior and structure are two ways to write!
<young> 在 2025-06-28 上传 | 大小:39kb | 下载:0

[VHDL编程1.2Register-VHDL-and-testbench

说明:用d type flip flop 改成的n bit 的寄存器,分别用到了同步和异步2种方式-With d type flip flop into the n bit registers were used in the synchronous and asynchronous 2 ways
<young> 在 2025-06-28 上传 | 大小:54kb | 下载:0

[VHDL编程1.4RCA

说明:由full adder 组成的RCA adder,并且用behavior和structure两种方式写成带有testbench-RCA adder composed by a full adder, and with behavior and structure with a testbench written in two ways
<young> 在 2025-06-28 上传 | 大小:144kb | 下载:0

[VHDL编程1.5Accumulator

说明:累加器,由mux,register,adder组成的n ;bit累加器-Accumulator, the mux, register, adder composed of n bit accumulator
<young> 在 2025-06-28 上传 | 大小:275kb | 下载:0

[VHDL编程1.6ALU-Behavioral

说明:behavior方式的简单ALU 实现了以下功能:all operations are combinational  ADD/SUB on N bits operands  MULTIPLY on N/2 bits operands (Least Significant Part of), result on N bits.  bitwise AND, OR, XOR on 32 bits operands.  Logical Shift Left, Right, Rot
<young> 在 2025-06-28 上传 | 大小:106kb | 下载:0

[VHDL编程Half_Frequence

说明:本程序基于VHDL语言,设计分频器,其中包含半整数分频占空比不为50 奇数分频占空比为50 任意小数分频 -The program is based on VHDL language design divider, which includes half-integer divider 50 duty cycle is not odd frequency 50 duty cycle any fractional
<qikaiyi> 在 2025-06-28 上传 | 大小:24kb | 下载:0

[VHDL编程moore

说明:moore状态机,quartusii上仿真通过-moore state machine
<猪妖> 在 2025-06-28 上传 | 大小:2.85mb | 下载:0

[VHDL编程FPGA-multiplexer-bus

说明:FPGA睿智助学板IV代总线与多路复用器Quartus II工程-Generation IV FPGA wise student boards the bus with the Quartus II project multiplexer
<何圣军> 在 2025-06-28 上传 | 大小:3.01mb | 下载:0

[VHDL编程vganew

说明:vga code for FPGA SPARTAN 3E
<candy> 在 2025-06-28 上传 | 大小:1.02mb | 下载:0

[VHDL编程PS2mouse

说明:应用FPGA开发版的PS2鼠标处理模块,主要讲输入的鼠标ps2_clk ps2_data信号转换为x y方向上的相对位移量-Application development version of PS2 mouse FPGA processing module, the main speaker mouse ps2_clk ps2_data input signal is converted to a relative displacement of the x y direction
<吴佳祥> 在 2025-06-28 上传 | 大小:3kb | 下载:0

[VHDL编程musicplayer

说明:利用FPGA开发板做的音乐播放器,可以播放四首简单的歌曲,通过外接耳机即可收听-Using FPGA development board to do a music player that can play four simple song, you can listen through external headphones
<吴佳祥> 在 2025-06-28 上传 | 大小:43kb | 下载:0

[VHDL编程final

说明:实现16阶的fir滤波器,分模块例化并且最终以原理图的形式实现并仿真-Fir filter stage 16, sub-module instantiation and eventually realized in the form of schematics and simulation
<唐江平> 在 2025-06-28 上传 | 大小:1.25mb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 3443.44 .45 .46 .47 .48 ... 4310 »

源码中国 www.ymcn.org