[VHDL编程] xianshi

说明：数字逻辑电路中的显示功能，可以下载到单片机上实现其功能-Digital logic circuits display
<许> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] div50m

说明：50M分频器，在单片机中可以针对不同的频率，修改系数实现不同的分频-50M divider, the microcontroller can target different frequencies, modification factor to achieve different divider
<许> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzhen

说明：点阵动画扫描，可以实现在不同状态下的切换。-Animation matrix scans can switch between the different states.
<许> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] nn_pid

说明：这是一个bp神经网络+PID控制器对飞行器控制系统的VHDL程序，其中模块并不完全，但大体模块都有，很有参考意义-This is a bp neural network controller for aircraft control system+PID VHDL program, which the module is not complete, but generally module has great reference significance
<王力> 在 2025-06-24 上传 | 大小：607kb | 下载：0

[VHDL编程] fujitsuPR_FINAL

说明：OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRE-OMNIVISION DEMONSTRATES LATEST OMNIBSI 8MEGAPIXEL SOLUTION AT MOBILE WORLD CONGRESS
<张五> 在 2025-06-24 上传 | 大小：27kb | 下载：0

[VHDL编程] verilog_LCD1602

说明：verilog_LCD1602显示 8位输出-verilog_LCD1602 show 8bit output
<huipeizhi> 在 2025-06-24 上传 | 大小：6kb | 下载：0

[VHDL编程] rs232

说明：一个简单的verilog程序，实现PC发送数据给cpld，长篇累牍将数据回送给pc-A simple verilog program, the realization of PC to send data to the CPLD, dozen send data back to the PC
<杨胖> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2

说明：对PS2键盘发送到主机的数据进行译码，保证接收到正确指令。-To decode, PS2 keyboard to send data to the host receives the correct instructions.
<ask> 在 2025-06-24 上传 | 大小：221kb | 下载：0

[VHDL编程] Human-Recognition-

说明：基于分层梯度方向直方图和SVM的人体识别-Histogram and SVM human identification based on hierarchical gradient direction
<龙石> 在 2025-06-24 上传 | 大小：359kb | 下载：0

[VHDL编程] frequency-divider

说明：用VERILOG 语言写的数控分频器，可能输入时钟信号实现任意整数倍的分频，-NC divider, with the words written in VERILOG HDL, can achieve any integer multiple of the input clock frequency, contains the entire project file.
<zyb> 在 2025-06-24 上传 | 大小：480kb | 下载：0

[VHDL编程] DS1302

说明：基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。-DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.
<zyb> 在 2025-06-24 上传 | 大小：752kb | 下载：0

[VHDL编程] UART(RS232)

说明：用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.
<zyb> 在 2025-06-24 上传 | 大小：589kb | 下载：0