[VHDL编程] DE2_SDCardAudio

说明：基于FPGA的SD卡音乐播放器，附整个工程及相关说明。- music player based on FPGA
<张平安> 在 2025-06-21 上传 | 大小：2.09mb | 下载：0

[VHDL编程] water_led_design

说明：基于FPGA的流水灯，附带整个原工程及程序。-Water lamp based on FPGA, with the original project and program.
<张平安> 在 2025-06-21 上传 | 大小：50kb | 下载：0

[VHDL编程] ADC_Control

说明：FPGA的ADC CONTROL程序，已在DE2开发板实测，可用。-The FPGA ADC CONTROL program, has been in the DE2 development board test, available.
<张平安> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] sdram_driver_v2

说明：FPGA的SDRAM_DRIVER程序，已在DE2开发板上实测，可用。-The FPGA SDRAM DRIVER program, have been measured in the DE2 development board, the available.
<张平安> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] WM8731_config

说明：FPGA的语音识别芯片WM8731，已在DE2板子上实测，可用。-FPGA speech recognition chip WM8731, have been measured in DE2 board, available.
<张平安> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] PLL_50M_100M_24M

说明：FPGA的锁相环文件，已在DE2上实测，可用。-PLL have been measured in DE2 board, available
<张平安> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] sin_generate

说明：FPGA的正弦函数发生器文件，实测，可用。-Sine function generator file, FPGA test, available.
<张平安> 在 2025-06-21 上传 | 大小：2.48mb | 下载：0

[VHDL编程] Electronic-organ

说明：基于FPGA的电子琴，附带源文件。实测。-Electronic organ based on FPGA, with source files. The measured
<张平安> 在 2025-06-21 上传 | 大小：1006kb | 下载：0

[VHDL编程] encrypt_8_tea_complete

说明：This complete project for 8-bit TEA algorithm. Actually, at least 32-bit for TEA and you can change number of bits. This folder consists of five vhdl files. one top level entity named encrypt_8 and the remaining four are low level entities.-This is c
<Mar Mar> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[VHDL编程] decrypt_8

说明：This file is top level entity of decrypt_8 project. This project is 8_bit decryption for TEA algorithm. You can change number of bits (at least 32 bit for TEA). This project is only for one round. You should use input as encryption output so that you
<Mar Mar> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] low_level_decrypt_8

说明：This folder consists of five vhdl files. These are low level entities of top level entity named decrypt_8 project. -This folder consists of five vhdl files. These are low level entities of top level entity named decrypt_8 project.
<Mar Mar> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] PCIe_Lab(ALTERA-V5PCIe)

说明：这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。 -Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.
<微笑> 在 2025-06-21 上传 | 大小：6.32mb | 下载：0