资源列表
[VHDL编程] 99mul_3
说明：九九乘法表系统，ARH信号低电平时可手动输入乘数、被乘数；ARH高电平时自动生成乘数、被乘数进行99乘法计算。在自动过程中若ARH置0，则暂停当前自动生成的乘数、被乘数乘法运算，可进行外部输入，当ARH再次回到高电平1时，则返回暂停处的乘数、被乘数并继续向下运算。START信号具有一个复位重启的功能。-Nine nine multiplication table system, ARH signal in low level can be manually input multiplier, t<ft> 在 2025-06-21 上传 | 大小：799kb | 下载：0
[VHDL编程] BitHound_SP601_1.0_
说明：逻辑分析仪器代码，VHDL实现，支持100M采样速度-Logic analysis instrumentation code, VHDL implementation, support 100M sampling rate<钟文> 在 2025-06-21 上传 | 大小：24.15mb | 下载：0
[VHDL编程] FPGA_SDRAM_ReadAndWrite
说明：SDRAM读写控制的实现与Modelsim仿真-Implementation and Modelsim SDRAM read and write control simulation<yzhq> 在 2025-06-21 上传 | 大小：1.69mb | 下载：0
[VHDL编程] FPGA_verilog_VGA_SimpleDemo
说明：FPGA初级程序,基于verilog的VGA简单接口驱动-VGA-based verilog simple interface driver<yzhq> 在 2025-06-21 上传 | 大小：1.3mb | 下载：0
[VHDL编程] 2112312
说明：模拟交通灯实验，实验报告 用 8255 做输出口，控制十二个发光管（4 组红绿黄灯）的亮灭，模拟十字路*通灯 管理。-Simulated traffic light experiments report To do with the 8255 output, control twelve light tube (4 groups of red, green yellow) light off, analog crossroads traffic lights Managem<wwrkrwp> 在 2025-06-21 上传 | 大小：89kb | 下载：0
[VHDL编程] frame_syn
说明：通信系统中数据的传输以帧为单位，在FPGA中帧头检测是通信系统中的一部分，该程序实现了FPGA中帧头的检测。-Transmission of data in a communication system in units of fr a mes, the fr a me header is detected in the FPGA part of the communication system, the realization of the fr a me header is detected<caobaolong> 在 2025-06-21 上传 | 大小：11kb | 下载：0
[VHDL编程] Mojo-Hexapod-Blob
说明：Verilog library for Mojo V3 FPGA development board<jennib3> 在 2025-06-21 上传 | 大小：10.77mb | 下载：0
[VHDL编程] Verilog-HDL_01
说明：(Prentice) Verilog HDL--Guide to Digital Design & Synthesis (2nd.Ed.)<Steven> 在 2025-06-21 上传 | 大小：1.64mb | 下载：0
[VHDL编程] VerilogHDL_-03
说明：VerilogHDL a guide to digital design and synthesis<Steven> 在 2025-06-21 上传 | 大小：12.84mb | 下载：0
[VHDL编程] antenna_position
说明：本程序为船舶导航雷达天线方位部分的verilog程序，包含QPF工程。-This procedure for the marine navigation radar antenna part of the Verilog program, including QPF works.<鲁文芳> 在 2025-06-21 上传 | 大小：8.81mb | 下载：0