[VHDL编程] full_adder1

说明：一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder
<蘇柏睿> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] shift_reg_for

说明：四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write
<蘇柏睿> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] can_pci

说明：四通道CAN控制器的实现代码，可实现EP3C25F324控制4路SJA1000芯片，并在FPGA内部实现对SJA1000的初始化过程-source code for an four channel CAN controller in FPGA.
<zyf> 在 2025-06-21 上传 | 大小：17.6mb | 下载：0

[VHDL编程] TerminalProject

说明：basys2开发板上实现用VGA显示的电子时钟，精确到秒-achieve VGA display with electronic clock basys2 development board, accurate to the second
<程晓> 在 2025-06-21 上传 | 大小：4.62mb | 下载：0

[VHDL编程] encoder

说明：设计一个简单的RISC体系结构处理器的多周期指令译码器，完成指定6条指令译码。-Design a simple RISC processor architecture multi-cycle instruction decoder decoding instructions to complete the assigned 6.
<陈艳丽> 在 2025-06-21 上传 | 大小：82kb | 下载：0

[VHDL编程] SPONSOR

说明：dont open, this is useless program
<atek> 在 2025-06-21 上传 | 大小：303kb | 下载：0

[VHDL编程] PCIe_XAPP859

说明：pcie_xapp859学习心得，帮助你学习xilinx的pcie-pcie_xapp859 learning experience to help you learn xilinx of pcie
<刘振> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] jasonnemeth-projrtl

说明：8 bit processor for example
<Dimon> 在 2025-06-21 上传 | 大小：237kb | 下载：0

[VHDL编程] dvi_demo

说明：DVI demo用Verilog编写，有modelsim的测试-DVI demo write by Verilog-HDL，test by modelsim.
<周开元> 在 2025-06-21 上传 | 大小：1.57mb | 下载：0

[VHDL编程] vga

说明：FPGA board universal VGA block
<taldarin> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] OWIRE

说明：OWIRE verilog代码，实现了单总线上的通信传输的HDL顶层，子模块设计和testbench内容-The code of 1wire bus
<陆伟> 在 2025-06-21 上传 | 大小：333kb | 下载：0

[VHDL编程] half_adder

说明：自己编写的半加器源代码，直接导入工程即可，请下载使用。-Written in their own half adder source code, you can directly import project, please download.
<曹明民> 在 2025-06-21 上传 | 大小：241kb | 下载：0