资源列表
[VHDL编程] HDL_Syn_V3.1
说明:哈夫曼编码 包括synthesis优化。 Huffman encoding verilog code including synthesis optimization.-Huffman coding involves synthesis optimization. Huffman encoding verilog code including synthesis optimization.<> 在 2025-06-21 上传 | 大小:53kb | 下载:0
[VHDL编程] BCD_to_7_seg_decoder
说明:BCD to 7 segments display decoder<victor> 在 2025-06-21 上传 | 大小:1kb | 下载:0
[VHDL编程] uart_server
说明:24路串口转1路串口服务程序, 包括FIFO模块,串口接收,发送模块,定时器模块,检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation<wangyu> 在 2025-06-21 上传 | 大小:371kb | 下载:0