[VHDL编程] counter60

说明：基于FPGA的模60计数器，实现0-59计数，四个数码管后两个显示十位和个位，拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
<小雨> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] rad10

说明：利用basys2实现十进制加减可逆计数器，拨码开关键SW1为自动可逆加减功能键，当SW1为HIGH时，计数器实现自动可逆模十加减计数功能，即4个七段数码管上几乎同步显示0—1—2—3—4—…9—8—7—…0—1…的模十自动可逆加减计数结果；当SW1为LOW时，计数器按拨码开关键SW0的选择分别执行加减计数功能。即当SW0为HIGH时，计数器实现模十加计数功能，即4个七段数码管上几乎同步显示0—1—2—3—4—…9——0—1…的模十加计数结果；当SW0为LOW时，计数器实现模十减计数功能，即4个七
<小雨> 在 2025-06-21 上传 | 大小：190kb | 下载：0

[VHDL编程] greedy_snake

说明：基于Basys2开发板实现VGA输出，PS/2键盘接入的贪吃蛇游戏，键盘上下左右控制方向，小键盘+键控制速度，小键盘回车开始游戏，空格暂停游戏。-Basys2 based development board to achieve VGA output, PS/2 keyboard access Snake game, up and down the keyboard to control the direction, speed control keypad+ key keypad Enter
<小雨> 在 2025-06-21 上传 | 大小：1.46mb | 下载：0

[VHDL编程] verilog

说明：verilog 常用模块，包含设计模块和测试模块，如有ram, lifo等-verilog useful blocks
<陆美希> 在 2025-06-21 上传 | 大小：987kb | 下载：0

[VHDL编程] brick_vdhl_vga

说明：采用VHDL语言编写的打砖块游戏，由VGA等多个模块组成，编程软件是QuartusII，主控芯片是CycloneII。-Using VHDL language Arkanoid game the VGA and other modules, the programming software is QuartusII, the main chip is CycloneII.
<付道文> 在 2025-06-21 上传 | 大小：831kb | 下载：0

[VHDL编程] Source-code-(all)

说明：direct sequence to generate sine code for altera
<jack abraham> 在 2025-06-21 上传 | 大小：5kb | 下载：0

[VHDL编程] FIR

说明：基于VHDL语言编写的FIR数字滤波器，要的速度-Finite Impulse Response
<pl> 在 2025-06-21 上传 | 大小：612kb | 下载：0

[VHDL编程] data_select4

说明：四 路 数 据 选 择 器，从 四 路 数 据 选 择 一 路。-Quad data selector, all the way the four data.
<赵鹏> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] coder_8_3

说明：8 - 3 线 优 先 编 码 器 。高电平有效，高位到低位置位。高位优先级高于低位-8 3 line priority encoder. Active high, high to low bit. High priority than low
<赵鹏> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] udpSender

说明：Module Ethernet UDPsender for spartan3E.
<viet> 在 2025-06-21 上传 | 大小：178kb | 下载：0

[VHDL编程] i2c

说明：I2C interface in VHDL
<viet> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] nios_16QAM_modu

说明：在alter公司的fpga上实现了一个最小niosII软核系统，可以作为简单开发的基础工程-A minimum of niosII soft core system is implemented in alter s FPGA, can be used as the basis of simple project development
<zhubin> 在 2025-06-21 上传 | 大小：13.08mb | 下载：0