[VHDL编程] lift

说明：lift verilog HDL code
<awrhgar> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：UART模块的verilog代码，经过测试，能够实现正常的接收和发送功能。-Verilog code for UART module has been tested, it is able to achieve normal receive and transmit functions.
<郭俊杰> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] doorlock.rar

说明：门锁 状态机 verilog 适用于digilent NEXYS2开发板,doorlock state machine verilog applied to digilent NEXYS2 board
<占建> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：UART 串口收发程序 VHDL UART 串口收发程序 VHDL-UART serial port transceiver procedures VHDL
<蒋坤> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] fpgaUPDW

说明：fpga上下变频混频实现，其中CIC采用多种方法设计，自己花两个星期编写，中文注释，浅显易懂-fpga up and down conversion mixer implemented which CIC using a variety of methods designed, he spent two weeks writing notes in Chinese, easy to understand
<胡昊波> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd_dis_ok

说明：lcd液晶显示屏驱动程序，在fpga开发板上使用，欢迎下载使用。-LCD driver lcd fpga development board, welcome to download.
<宋盛> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] reading_dna

说明：dna driver verilog code
<praveen j> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd.ucf

说明：the lcd ucf file in xilinx ise
<praveen j> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_top

说明： This VHDL or Verilog source code is intended as a design reference // which illustrates how these types of functions can be implemented. // It is the user s responsibility to verify their design for // consistency and functionality through the
<LJ> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_sig

说明： This VHDL or Verilog source code is intended as a design reference // which illustrates how these types of functions can be implemented. // It is the user s responsibility to verify their design for // consistency and functionality through the
<LJ> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] CDCE62005_1x

说明：CDCE62005的FPGA寄存器配置程序-CDCE62005 the FPGA register configuration program
<九戒> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] atlys

说明：atlys ddr2 test ucf file generated
<Emre LEVENT> 在 2025-06-21 上传 | 大小：2kb | 下载：0