[VHDL编程] paral_to_serial

说明：用verilog HDL编写的并行接口转串行接口的程序。-The programming of parallel interface to serial interface with HDL verilog.
<王> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：用verilog HDL编写的任意数分频，包括偶数分频和奇数分频等。-The any number of points, including even frequency and odd frequency, etc..using Verilog HDL
<王> 在 2025-06-22 上传 | 大小：15kb | 下载：0

[VHDL编程] mux3x2

说明：基于VHDL的3选2功能元件的Quartus II实现-Based on 2 out of 3 functional elements Quartus VHDL realization of II
<王超> 在 2025-06-22 上传 | 大小：4.11mb | 下载：0

[VHDL编程] dengjingdu

说明：数字频率计，2015国赛题目，可实现所有功能，整形电路无问题的话，测量结果几乎无误差！-Digital frequency meter, the 2015 National Games, can achieve all the functions, no problem of the plastic circuit, the measurement results are almost no error!
<xuin> 在 2025-06-22 上传 | 大小：4.26mb | 下载：0

[VHDL编程] key_scan

说明：这是一个FPGA的按键扫描程序，无需延时就可以实现软件消抖，是一种创新的消抖新方法！-This is a FPGA key scan program, without delay can achieve software to shake, is a new method for the elimination of innovation!
<xuin> 在 2025-06-22 上传 | 大小：10kb | 下载：0

[VHDL编程] FIFO

说明：First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。-The abbreviation of the first input first output, the first in first out queue, which is a traditional sequential execution method, first enter the command to finish and retire
<王衎秋> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_lms

说明：基于FIR滤波器的LMS自适应算法的FPGA实现-FIR filter based on LMS adaptive algorithm on FPGA
<庄辉> 在 2025-06-22 上传 | 大小：5kb | 下载：0

[VHDL编程] AD_TLC549

说明：用FPGA控制AD芯片TLC549实现模数转换-AD chip with FPGA control TLC549 implement analog to digital converter
<庄辉> 在 2025-06-22 上传 | 大小：1.95mb | 下载：0

[VHDL编程] DA_TLC5615

说明：用FPGA控制DA芯片TLC5615实现数模转换，verilog语言-DA control with FPGA chip TLC5615 to achieve digital to analog conversion, verilog language
<庄辉> 在 2025-06-22 上传 | 大小：338kb | 下载：0

[VHDL编程] sine

说明：FPGA实现正弦波信号的产生，verilog语言-FPGA realization generate sine wave signal, verilog language
<庄辉> 在 2025-06-22 上传 | 大小：2.76mb | 下载：0

[VHDL编程] can

说明：CAN总线控制器的FPGA源代码，verilog语言编写，支持CAN2.0B协议。对CAN总线开发者非常有用。-FPGA CAN bus controller source code, verilog language, support CAN2.0 protocol B. Developers of CAN bus is very useful.
<新一> 在 2025-06-22 上传 | 大小：1.64mb | 下载：0

[VHDL编程] UART_PRA

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2025-06-22 上传 | 大小：2kb | 下载：0