资源列表

« 1 2 ... .39 .40 .41 .42 .43 3744.45 .46 .47 .48 .49 ... 4310 »

[VHDL编程m_ds1620_ctrl

说明:完成对温度控制芯片ds1620的温度控制,使用verilog实现-Complete the temperature control chip DS1620 temperature control, the use of Verilog to achieve
<nate> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程fifo_ip

说明:定制fifo IP核,8位宽,256深度,实现数据的写入和读取-Custom fifo IP core, 8-bit wide, 256 deep, realize the writing and reading of data
<> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程VGA

说明:通过vga接口在VGA设备上显示汉字,颜色是16位输出-a vga display code which can display hanzi,it has 16bit red green blue output.it can work on fpga card.
<lee> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程DE2_Basic_Computer

说明:DE2 altera board vhdl design
<hadjer.az> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程vhdl416yima.doc

说明:四十六译码器 是用if语句描述的-library IEEE use IEEE.std_logic_1164.all entity encoder4_16 is port ( d: in STD_LOGIC_VECTOR (3downto0) q: out STD_LOGIC_VECTOR (15downto0)) end encoder4_16 architecture encoder_if of encoder4_16 is begin process
<小明> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程cnt2

说明:16位二进制计数器及设计代码其测试代码(vhdl)-16-bit binary counter and design codes and test code (vhdl)
<cassy> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程key

说明:用硬件描述语言VerilogHDL完成Basys2键盘扫描设计模块。-Using hardware descr iption language Basys2 to complete the VerilogHDL keyboard scan design module.
<eaou> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程tanchishe

说明:用硬件描述语言VerilogHDL完成基于FPGA、VGA的简易贪吃蛇设计。-Using hardware descr iption language VerilogHDL to complete the simple Snake design based on FPGA and VGA.
<eaou> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程sd_crc7_c16

说明:sd crc7 crc16 校验 verilog实现-sd crc7 crc16 verilog
<李红敏> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程adc.v

说明:this an adc interface verilog code-this is an adc interface verilog code
<chester> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程fft

说明:快速傅里叶变换用verilog语言写的模块,,可以从中可以得到点思路-Fast Fourier transform verilog module, the experiment is available, you can get some ideas
<徐林> 在 2025-06-22 上传 | 大小:2kb | 下载:0

[VHDL编程iprecieve

说明:udp协议的ipreceive模块,用verilog写的,思路很明确-Udp agreement ipreceive module, written with verilog, the idea is clear
<徐林> 在 2025-06-22 上传 | 大小:2kb | 下载:0
« 1 2 ... .39 .40 .41 .42 .43 3744.45 .46 .47 .48 .49 ... 4310 »

源码中国 www.ymcn.org