资源列表
[VHDL编程] project-main-doc
说明：The name of the project is “RUN LENGTH ENCOADING”. In this project transmit the data use different compression Techniques. In these Techniques input date is to be encoded. By use the techniques the input data is to be compress .In this project it is<gowtham> 在 2025-06-20 上传 | 大小：203kb | 下载：0
[VHDL编程] Runlength-Data-Compression
说明：The name of the project is “RUN LENGTH ENCOADING”. In this project transmit the data use different compression Techniques. In these Techniques input date is to be encoded. By use the techniques the input data is to be compress .In this project it is<gowtham> 在 2025-06-20 上传 | 大小：203kb | 下载：0
[VHDL编程] Gameone
说明：此秒表有两个按键（reset， start）按下reset键后，秒表清零，按下start键后，开始计时， 再次按下start键后， 停止计时， 用FPGA开发板上的两个七段数码管显示时间（以秒为单位），计时由0 到 59 循环。 高级要求（可选）：实现基本要求的前提下，增加一个按键（select），用于轮流切换两个七段数码管分别显示百分之一秒，秒，分钟。 规格说明： 1.通过按下reset键（异步复位），将秒表清零，准备计时，等检测到start键按下并松开后，开始计时 。如果再次检测<XiaoLiuMang> 在 2025-06-20 上传 | 大小：2.66mb | 下载：0
[VHDL编程] Multiplier
说明：this a 8-bit Multiplier using 3 stages. after reset the 8 bit operands are loaded and the serial-parallel multiplication takes place.-this is a 8-bit Multiplier using 3 stages. after reset the 8 bit operands are loaded and the serial-parallel multipl<hooman hematkhah> 在 2025-06-20 上传 | 大小：189kb | 下载：0
[VHDL编程] IDCT
说明：HEVC是正在研发的新一代视频编码标准。 本文面向HDTV应用，设计兼容HEVC标准的两位整数IDCT电路， 通过对IDCT的特点进行分析，完成了电路的架构设计, 采用较为节省面积的做法和流水线结构，并进行VerilogHDL代码设计-High Efficiency Video Coding(HEVC) is the currently developing video standard. In this article, a novel pipelined 2-D IDCT architect<毕翔宇> 在 2025-06-20 上传 | 大小：5kb | 下载：0