资源列表
[VHDL编程] VHDL_RAM_FIFO_ROM
说明:VHDL代码实现FIFO从ROM中读取数据然后传输到RAM中-VHDL code for FIFO read data ROM to RAM and then transfer<胡小军> 在 2025-06-20 上传 | 大小:9.19mb | 下载:0
[VHDL编程] Verilog-HDL
说明:此压缩文件包里是一些很经典的用Verilog硬件描述语言编写的程序,有需要的朋友可以看看。-This compressed file package is very classic with Verilog hardware descr iption language programs, there is a need friends can see.<西北野狼> 在 2025-06-20 上传 | 大小:112kb | 下载:0
[VHDL编程] 双时钟双口ram
说明:双时钟双口ram的vhdl代码,自己写的,无版权,写入和读出互不影响。<2920678717@qq.com> 在 2016-05-25 上传 | 大小:573byte | 下载:0
[VHDL编程] ex3-6-bank_no_sys
说明:银行叫号系统,已经仿真验证,并且在硬件平台测试-Banks have simulation, snarling system, validation, and test the hardware platform<jason> 在 2025-06-20 上传 | 大小:9.28mb | 下载:0
[VHDL编程] Verilog_ex0
说明:基于FPGA实验板的流水灯实验,实验板为DE1-Running water light experiment based on FPGA experimental board<dp> 在 2025-06-20 上传 | 大小:538kb | 下载:0
[VHDL编程] Verilog_ex2
说明:基于FPGA实验板的按键消抖实验,实验板选用DE1-Based on the FPGA experiment board keys away shaking<dp> 在 2025-06-20 上传 | 大小:516kb | 下载:0
[VHDL编程] Verilog_ex3
说明:基于FPGA实验板的SOS信号实验,用一盏LED灯实现SOS信号的亮灭。-Based on the FPGA experimental board experiment of SOS signal<dp> 在 2025-06-20 上传 | 大小:612kb | 下载:0