资源列表
[VHDL编程] ClockQUARTUSVHDL
说明：12/24小时数字时钟VHDL设计 包括顶层文件的设计和VHDL源程序-12/24 hour digital clock design, including the top-level VHDL design and VHDL source code file<> 在 2025-06-20 上传 | 大小：308kb | 下载：0
[VHDL编程] Signal-Generator-VHDL-design
说明：信号发生器VHDL设计 波形可选：正弦(sine)，方波(sqr)，锯齿波(jc_de和jc_in两种)，三角波(sanj)和阶梯波(stair)信号模块-Optional waveform signal generator VHDL design: sinusoidal (sine), square wave (sqr), sawtooth (jc_de and jc_in two kinds), triangle wave (sanj) and staircase (stair) sig<> 在 2025-06-20 上传 | 大小：741kb | 下载：0
[VHDL编程] Song-playback-circuit-design-VHDL
说明：乐曲播放电路VHDL设计 附仿真报告、顶层文件和源程序-Song playback circuit design VHDL simulation report attached, and the top-level source file<> 在 2025-06-20 上传 | 大小：430kb | 下载：0
[VHDL编程] timecounter60sandpause
说明：计时器数码管做到60s计数，外接键盘按键暂停-Digital timer 60s do count, an external keyboard to pause<hyy> 在 2025-06-20 上传 | 大小：772kb | 下载：0
[VHDL编程] Divisor_Frec
说明：Code in vhdl of divisor of frequency in FPGA<Jhon HDZ> 在 2025-06-20 上传 | 大小：1kb | 下载：0
[VHDL编程] cronometro1.c
说明：cronometro atmel 328p code vision avr<vidal> 在 2025-06-20 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA-2048
说明：一开始方格内会随机出现2这个小数字，每次可以选择上下左右其中一个方向去滑动，每滑动一次，所有的数字方块都会往滑动的方向靠拢外，系统也会在空白的地方乱数出现一个数字2或4方块，出现2的概率是出现4的概率的3倍，相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4，玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满，无法叠加，且没有出现2048这个数字则算游戏失败。-Will randomly appea<吴国耀> 在 2025-06-20 上传 | 大小：6kb | 下载：0
[VHDL编程] ARM(Verilog-a-VHDL)
说明：基于VHDL/Verilog实现的arm0,ARM5-7核-Based on VHDL/Verilog implementations arm0, ARM5-7 nuclear<吴国耀> 在 2025-06-20 上传 | 大小：1.55mb | 下载：0
[VHDL编程] Simple-design-of-traffic-lights
说明：交通灯的显示有很多方式，如十字路口、丁字路口等，而对于同一个路口又有很多不同的显示要求，比如十字路口，车子如果只要东西和南北方向通行就很简单，而如果车子可以左右转弯的通行就比较复杂，本实验仅针对最简单的南北和东西直行的情况。-Traffic lights show there are many ways, such as intersections, T-junction, etc., and for the same intersection there are a lot of differ<li> 在 2025-06-20 上传 | 大小：86kb | 下载：0