资源列表

« 1 2 ... .42 .43 .44 .45 .46 3847.48 .49 .50 .51 .52 ... 4310 »

[VHDL编程EDA

说明:用VHDL语言编写的各种小模块,有走马灯,计数器,循环寄存器等-VHDL language with a variety of small modules, there is a revolving door, counters, registers, and so the cycle
<ChenDehua> 在 2025-06-20 上传 | 大小:12kb | 下载:0

[VHDL编程Zynq-7000-for-Hardware-Engineers

说明:Zynq-7000硬件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Hardware Engineers
<yin> 在 2025-06-20 上传 | 大小:1.99mb | 下载:0

[VHDL编程Zynq-7000-for-Software-Engineers

说明:Zynq-7000软件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Software Engineers
<yin> 在 2025-06-20 上传 | 大小:1.84mb | 下载:0

[VHDL编程Vivado-Introduction

说明:XILINX VIVADO开发使用工具教程-Introduction to the Vivado Design Suite
<yin> 在 2025-06-20 上传 | 大小:1.28mb | 下载:0

[VHDL编程SPI_ROM

说明:FPGA实现非标准SPI总线数据的接收和解码,并实现ROM数据的读取和执行-FPGA implementation of non-standard SPI bus to receive and decode the data, and to achieve ROM data read and
<zhlifeng0316> 在 2025-06-20 上传 | 大小:5.75mb | 下载:0

[VHDL编程rec

说明:8点8位的FFT,verilog语言,经过Quartus仿真验证-8 piont 8 bits of FFT, verilog language, through the Quartus simulation
<liufeng> 在 2025-06-20 上传 | 大小:4kb | 下载:0

[VHDL编程shuzizhong

说明:基于basys2的简易数字钟,包含校时功能-A simple digital clock base on basys2 board, including timing function.
<黄绾力> 在 2025-06-20 上传 | 大小:414kb | 下载:0

[VHDL编程Additionneur_ise12migration

说明:additionneur code vhdl for fpga-additionneur code vhdl for fpga
<fifi> 在 2025-06-20 上传 | 大小:103kb | 下载:0

[VHDL编程multiplexuer_ise12migration

说明:multiplixeur vhdl code for fpga-multiplixeur vhdl code for fpga
<fifi> 在 2025-06-20 上传 | 大小:106kb | 下载:0

[VHDL编程Clock

说明:该程序主要是用Verilog HDL语言编写的多功能数字钟,包括校时,调试,整点报时和万年历模块。-The program is mainly used Verilog HDL language multifunction digital clock, including at school, debugging, the whole point timekeeping and calendar modules.
<林卡> 在 2025-06-20 上传 | 大小:9kb | 下载:0

[VHDL编程sequence

说明:序列仿真器,VHDL描述完成对状态机的模拟-Sequence simulator, VHDL descr iption to complete the state machine simulation
<魏壑> 在 2025-06-20 上传 | 大小:106kb | 下载:0

[VHDL编程carsys

说明:倒车雷达,可以完成在3米以内的测距并发出不同的警报声-Reversing radar, can be completed in less than 3 meters distance and send different alert sound
<魏壑> 在 2025-06-20 上传 | 大小:2.41mb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 3847.48 .49 .50 .51 .52 ... 4310 »

源码中国 www.ymcn.org