[VHDL编程] Clk50M_div_1HZ

说明：分频实验，将50M时钟分频为1HZ，输出LED1，闪亮-Crossover experiments, 50M clock divider is 1HZ, output LED1, shiny
<徐驰> 在 2025-06-20 上传 | 大小：950kb | 下载：0

[VHDL编程] key_led

说明：读取按键信号实验 如果按下的是key1,那么点亮LED1 如果按下的是key2,那么点亮LED1-LED2 以此类推，如果下按key8，那么全部点亮8个led-Reads the key signal experiment If you press the key1, then lit LED1 If you press the key2, then lit LED1-LED2 So, if the next press key8, then all eight led
<徐驰> 在 2025-06-20 上传 | 大小：230kb | 下载：0

[VHDL编程] dled

说明：通过程序编写实现动态数码管显示实验，挨个显示1，2，3，4，5，6，7，8-Dynamic digital tube display through programming experiments, one by one show 1,2,3,4,5,6,7,8
<徐驰> 在 2025-06-20 上传 | 大小：357kb | 下载：0

[VHDL编程] ckey_led

说明：拨码开关驱动控制LED 如果拨码开关推上去1,那么点亮LED1 如果拨码开关推上去2,那么点亮LED2-DIP switch drive control LED If the DIP switch is pushed up one, then lit LED1 If the DIP switch is pushed up to 2, then lit LED2
<徐驰> 在 2025-06-20 上传 | 大小：235kb | 下载：0

[VHDL编程] risc16f84_latest.tar

说明：iT IS A 16 bit RISC processor,,It is easily virtualizable and reconfigurable.It is implemented in FPGA.
<Jenny> 在 2025-06-20 上传 | 大小：285kb | 下载：0

[VHDL编程] ecpu

说明：It is a type of RISC processor..it is easily reconfigurable and virtualizable.it is implemented on FPGA
<Jenny> 在 2025-06-20 上传 | 大小：613kb | 下载：0

[VHDL编程] counter

说明：实现技术功能，由待测信号触发使能，在时钟clk的控制下统计计数。-Technological functions, is triggered by the measured signal is enabled, under the control of the clock clk statistics count.
<消失的灵魂> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 07_dled

说明：实现数字字母的显示。。等等。。可以输定设置时间等等，还可以做时钟计时输入-Alphanumeric display.. And so on. You can set a time loser, etc., can also do clock input
<政治> 在 2025-06-20 上传 | 大小：524kb | 下载：0

[VHDL编程] vga1

说明：利用Spartan3E 编写代码实现VGA显示器的单色显示、条纹显示等基本显示功能-use Spartan3e to make VGA display single color stripes
<李明> 在 2025-06-20 上传 | 大小：5kb | 下载：0

[VHDL编程] mdi_o

说明：这个是mdio的源码程序，可以拿来直接用-this is mdio program
<王风> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] jpegencoder

说明：jpeg encoder in vhdl including modules MAC, Wavelet encoder, filter bank, image to text converter
<SUDHIR> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] Dchufaqi

说明：VHDL实现D触发器包括上升沿触发，下降沿触发，时钟触发-VHDL realize D flip-flop including rising along the trigger, falling edge trigger, triggered the clock
<浩进> 在 2025-06-20 上传 | 大小：267kb | 下载：0